共2条
1/1 1 跳转至页
51,EPF10K 如何利用51单片机配置EPF10K?谢谢!怎么连线?
问
答 1:
晕!都玩到这一步了还问别人啊!
答 2:
串行加载,一共5条线,连接到单片机上
cfg,clk,data,done,status
网上有文档,可以找找
先cfg,然后串行写加载程序(clk,data)
判断status和done
答 3: 伪代码char conf_data[] = (100,0,255, ..... this is the data from the TTF .....);
set_low DCLK;
set_low nCONFIG;
set_high nCONFIG; /* reset FLEX device */
delay; /* wait according to app note */
/* before shifting data */
for i=0 to sizeof(conf_data) do
begin
temp = conf_data[i];
for j=0 to 7 do /* shift out data LSB first */
begin
data = temp[j];
set_high DCLK; /* provide data clock pulse */
delay; /* only necessary if clock */
/* high time not met otherwise */
set_low DCLK;
if nSTATUS == low then
/* optional error capture routine */
end
end
if conf_done == high then
/* configuration succesfull */
else
/* provide 10 further clocks, if CONF_DONE */
cfg,clk,data,done,status
网上有文档,可以找找
先cfg,然后串行写加载程序(clk,data)
判断status和done
答 3: 伪代码char conf_data[] = (100,0,255, ..... this is the data from the TTF .....);
set_low DCLK;
set_low nCONFIG;
set_high nCONFIG; /* reset FLEX device */
delay; /* wait according to app note */
/* before shifting data */
for i=0 to sizeof(conf_data) do
begin
temp = conf_data[i];
for j=0 to 7 do /* shift out data LSB first */
begin
data = temp[j];
set_high DCLK; /* provide data clock pulse */
delay; /* only necessary if clock */
/* high time not met otherwise */
set_low DCLK;
if nSTATUS == low then
/* optional error capture routine */
end
end
if conf_done == high then
/* configuration succesfull */
else
/* provide 10 further clocks, if CONF_DONE */
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |