共2条
1/1 1 跳转至页
缭醇际?质疑一种电源去偶电容阵列(附图)
问
这是我碰到的一个去偶电容的电路,见下图。在这个电路对应的PCB板上,这几个电容是接在电源入口周围的,通常在电源入端并一个大的电解电容(用来滤低频噪声)和一个小的电容(比如:104,用来滤除高频谐波)。图中的这个去偶电容阵列里,还多了103和102,依次比104小一个数量级。这是什么道理呢?
有一种解释如下:
首先,看一下容抗的概念。百度知道中的解释如下:“电容对交流电的阻碍作用叫做容抗。电容量大,交流电容易通过电容,说明电容量大,电容的阻碍作用小;交流电的频率高,交流电也容易通过电容,说明频率高,电容的阻碍作用也小。实验证明,容抗和电容成反比,和频率也成反比。如果容抗用XC表示,电容用C(F)表示,频率用f(Hz)表示,那么Xc=1/2πfc 容抗的单位是欧。知道了交流电的频率f和电容C,就可以用上式把容抗计算出来。”
按照上面的公式,当交流电的频率越高时,对于同一电容,则容抗越小,即对交流电的阻碍作用越小。这在去偶中是不希望的,因此用并不同容抗电容的办法来滤除不同的谐波。
但是我认为上面这种解释是有些片面的,因为,考虑电容的滤波性能时不能忽略电容阵列的并联容抗,此外,对高频交流电的滤除能力,应当看电容阵列中容抗最小的电容值。我认为兼顾可靠性和成本,选用质量好的电解电容和104就可以了。
我的这种理解也很片面,请大家赐教。谢谢。
答 1: 实际电容不是理想电容,还存在着分布参数例如等效串联电感(ESL),等效串联电阻(ESR)。此外还有介质吸收(DA),漏电电阻(RP)等等。
在电源滤波电路中,主要考虑的是前两个,ESL跟ESR。随着频率的增加,ESL的作用越来越明显,
一个电容的特性甚至会变成一个电感。通常情况下,电容越大(因为体积大,引线长,
极板大等),则ESL越大。所以大电容通常都不具有好的高频性能,而小容量电容则有较小的
ESL,所以通常会并联小容量电容。有些地方为了减少ESL跟ESR,用多个电容并联(这就相当于
电阻的并联),可以减少电容的内阻。 答 2: 圈圈说的很专业那么,在一个兼顾成本的可靠性设计中,这样做的可行性有多大呢? 答 3: 可行性?这样做似乎已经成定律了。而且成本也是很低的。当然,你也可以试图去寻找一个更低成本的方案^_^ 答 4: 圈圈,再给我讲一下: 这个前人的电路中,大量的使用了这种去偶电容阵列,因为系统是多电源供电,甚至在所有的开关电源出端和所有1117的出端都采用了这种方式,如下图,但实际上,LDO是就是接在开关电源的出端的,而且他有个习惯,就是在任何一个电源的入端都要加一个1000uf的电解电容,哪怕是在上一级电源的出端已经加了一个了,如下图。多加几个贴片的104和103、102到是没什么,但在板子上多出这么多个大电解电容,就有点可怕了。圈圈,他这样做到底是不是过于小心呢。 答 5: “重复”的去偶电容?这两个网络间间隔了一个LDO,可能他是考虑LDO出端的谐波要滤除吧。 答 6: “重复”的电解电容?这两个网络直接首尾相连了,他又同时用了两套去偶电容和两个1000uf的电解电容,这有点过份了吧。 答 7: 是有点过分稳压后的电解没必要加那么大,一般有个100uF就够了。
还有小电容如果是用贴片的磁介,用一个104的就可以了,你的前人当时可能用的是插件的有感电容,所以用了几个。(或者你的前人参照他的前人做的) 答 8: 请问awey什么叫“磁介”? 他的PCB我也看过了,全是0603的贴片电容,没有任何一个直插的电容和电阻,请问什么叫“磁介”呢?他的整个设计中,1000uf的电解电容用了19个!!!!!为此,模具和板上空间至少大出了五分之一,成本嘛,就算是批量,至少也要3块钱! 答 9: 我也觉得有些过分 答 10: 加太多的电容的副作用?再多问一句:如果不考虑成本和板上空间,这么偏执狂般的加电容,
1. 是否加强了滤波性能?
2. 是否会带来副作用?
答 11: 磁介电容,现在一般的小贴片都是1、多余
2、成本和体积 答 12: 给FLASH和SDRAM电源要这么去偶??他给FLASH和SDRAM的电源去偶电路如下图,先用了一个104,接着又并了那一串电容,请大家指点一下:
这是出于某种必须的考虑还是他已经养成了多加电容的习惯呢?
答 13: 一般的产品没有必要你们做的是什么产品,要求很高吗? 答 14: 是车载电源的复杂性? 就是个以三星的一款ARM7芯片为MCU的车载终端,可能他考虑到车载电源的复杂性吧,但我以前实验过,给所有IC仅用一个0603的104就已经很可靠了。 答 15: 磁介电容?应该是瓷介电容吧,即瓷片电容,Ceramic Capacitor你这里这么多电容,是有点多了,可能原因有几个:
1、用来做掉电时保护现场时供电用的,R103跟R104是做掉电检测的,而D106则是隔离二极管。
2、车载电源波动较大,所以用多个电容维持短时间的供电。
3、车载条件比较恶劣,为了保证设备可靠工作,所以多加了几个滤波电容。
我昨天还看到一个东东,上面用了180个35V/560uF的电解电容呢。全部并联的。
答 16: 为什么是掉电检测电阻呢?这个DC-DC降压是使用了MC34063,下图是我从DATASHEET上摘下来的输出为5V时的应用电路,我的问题有二:
1. R103跟R104应该是为了产生5V输出的分压电阻吧。为什么说是掉电检测的呢?
2. “D106则是隔离二极管”它是如何起到隔离的呢?防止电压反灌吗?终端如何向电源反灌呢?这个D106在饱和导通时,会降低电源的出端电压啊?
答 17: 哦,是我想错了,那两个电阻应该是开关电源的取样电阻。不是做掉电检测的。
如果左边电压跌得比后面快,那么这个二极管就起作用了。 答 18: 饱和压降不该忽略吧1. 当STPS340导通时,它的饱和压降会让电源模块的出端电压降低的啊?这是不是通过减小了应用电路中的那个R1(由1.2K降低为1K)来使D106的前端电压为5.6V左右呢?
2. MC34063好像不是开关电源吧,只有几角钱,开关电源不该这么便宜吧。
答 19: 正是通过减少R1提高输出电压来抵消二极管的压降。34063是典型的开关电源芯片(可以用经典这个词了^_^)
下份数据手册,一看便知。
有一种解释如下:
首先,看一下容抗的概念。百度知道中的解释如下:“电容对交流电的阻碍作用叫做容抗。电容量大,交流电容易通过电容,说明电容量大,电容的阻碍作用小;交流电的频率高,交流电也容易通过电容,说明频率高,电容的阻碍作用也小。实验证明,容抗和电容成反比,和频率也成反比。如果容抗用XC表示,电容用C(F)表示,频率用f(Hz)表示,那么Xc=1/2πfc 容抗的单位是欧。知道了交流电的频率f和电容C,就可以用上式把容抗计算出来。”
按照上面的公式,当交流电的频率越高时,对于同一电容,则容抗越小,即对交流电的阻碍作用越小。这在去偶中是不希望的,因此用并不同容抗电容的办法来滤除不同的谐波。
但是我认为上面这种解释是有些片面的,因为,考虑电容的滤波性能时不能忽略电容阵列的并联容抗,此外,对高频交流电的滤除能力,应当看电容阵列中容抗最小的电容值。我认为兼顾可靠性和成本,选用质量好的电解电容和104就可以了。
我的这种理解也很片面,请大家赐教。谢谢。
答 1: 实际电容不是理想电容,还存在着分布参数例如等效串联电感(ESL),等效串联电阻(ESR)。此外还有介质吸收(DA),漏电电阻(RP)等等。
在电源滤波电路中,主要考虑的是前两个,ESL跟ESR。随着频率的增加,ESL的作用越来越明显,
一个电容的特性甚至会变成一个电感。通常情况下,电容越大(因为体积大,引线长,
极板大等),则ESL越大。所以大电容通常都不具有好的高频性能,而小容量电容则有较小的
ESL,所以通常会并联小容量电容。有些地方为了减少ESL跟ESR,用多个电容并联(这就相当于
电阻的并联),可以减少电容的内阻。 答 2: 圈圈说的很专业那么,在一个兼顾成本的可靠性设计中,这样做的可行性有多大呢? 答 3: 可行性?这样做似乎已经成定律了。而且成本也是很低的。当然,你也可以试图去寻找一个更低成本的方案^_^ 答 4: 圈圈,再给我讲一下: 这个前人的电路中,大量的使用了这种去偶电容阵列,因为系统是多电源供电,甚至在所有的开关电源出端和所有1117的出端都采用了这种方式,如下图,但实际上,LDO是就是接在开关电源的出端的,而且他有个习惯,就是在任何一个电源的入端都要加一个1000uf的电解电容,哪怕是在上一级电源的出端已经加了一个了,如下图。多加几个贴片的104和103、102到是没什么,但在板子上多出这么多个大电解电容,就有点可怕了。圈圈,他这样做到底是不是过于小心呢。 答 5: “重复”的去偶电容?这两个网络间间隔了一个LDO,可能他是考虑LDO出端的谐波要滤除吧。 答 6: “重复”的电解电容?这两个网络直接首尾相连了,他又同时用了两套去偶电容和两个1000uf的电解电容,这有点过份了吧。 答 7: 是有点过分稳压后的电解没必要加那么大,一般有个100uF就够了。
还有小电容如果是用贴片的磁介,用一个104的就可以了,你的前人当时可能用的是插件的有感电容,所以用了几个。(或者你的前人参照他的前人做的) 答 8: 请问awey什么叫“磁介”? 他的PCB我也看过了,全是0603的贴片电容,没有任何一个直插的电容和电阻,请问什么叫“磁介”呢?他的整个设计中,1000uf的电解电容用了19个!!!!!为此,模具和板上空间至少大出了五分之一,成本嘛,就算是批量,至少也要3块钱! 答 9: 我也觉得有些过分 答 10: 加太多的电容的副作用?再多问一句:如果不考虑成本和板上空间,这么偏执狂般的加电容,
1. 是否加强了滤波性能?
2. 是否会带来副作用?
答 11: 磁介电容,现在一般的小贴片都是1、多余
2、成本和体积 答 12: 给FLASH和SDRAM电源要这么去偶??他给FLASH和SDRAM的电源去偶电路如下图,先用了一个104,接着又并了那一串电容,请大家指点一下:
这是出于某种必须的考虑还是他已经养成了多加电容的习惯呢?
答 13: 一般的产品没有必要你们做的是什么产品,要求很高吗? 答 14: 是车载电源的复杂性? 就是个以三星的一款ARM7芯片为MCU的车载终端,可能他考虑到车载电源的复杂性吧,但我以前实验过,给所有IC仅用一个0603的104就已经很可靠了。 答 15: 磁介电容?应该是瓷介电容吧,即瓷片电容,Ceramic Capacitor你这里这么多电容,是有点多了,可能原因有几个:
1、用来做掉电时保护现场时供电用的,R103跟R104是做掉电检测的,而D106则是隔离二极管。
2、车载电源波动较大,所以用多个电容维持短时间的供电。
3、车载条件比较恶劣,为了保证设备可靠工作,所以多加了几个滤波电容。
我昨天还看到一个东东,上面用了180个35V/560uF的电解电容呢。全部并联的。
答 16: 为什么是掉电检测电阻呢?这个DC-DC降压是使用了MC34063,下图是我从DATASHEET上摘下来的输出为5V时的应用电路,我的问题有二:
1. R103跟R104应该是为了产生5V输出的分压电阻吧。为什么说是掉电检测的呢?
2. “D106则是隔离二极管”它是如何起到隔离的呢?防止电压反灌吗?终端如何向电源反灌呢?这个D106在饱和导通时,会降低电源的出端电压啊?
答 17: 哦,是我想错了,那两个电阻应该是开关电源的取样电阻。不是做掉电检测的。
如果左边电压跌得比后面快,那么这个二极管就起作用了。 答 18: 饱和压降不该忽略吧1. 当STPS340导通时,它的饱和压降会让电源模块的出端电压降低的啊?这是不是通过减小了应用电路中的那个R1(由1.2K降低为1K)来使D106的前端电压为5.6V左右呢?
2. MC34063好像不是开关电源吧,只有几角钱,开关电源不该这么便宜吧。
答 19: 正是通过减少R1提高输出电压来抵消二极管的压降。34063是典型的开关电源芯片(可以用经典这个词了^_^)
下份数据手册,一看便知。
共2条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
与电子爱好者谈读图四被打赏50分 | |
与电子爱好者谈读图二被打赏50分 | |
【FRDM-MCXN947评测】Core1适配运行FreeRtos被打赏50分 | |
【FRDM-MCXN947评测】双核调试被打赏50分 | |
【CPKCORRA8D1B评测】---移植CoreMark被打赏50分 | |
【CPKCORRA8D1B评测】---打开硬件定时器被打赏50分 | |
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分 | |
【CPKcorRA8D1评测】--搭建初始环境被打赏50分 | |
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分 | |
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分 |