网站首页
电子产品世界 » 论坛首页 » FPGA

FPGA  -  L

全部| 精华| 求助| 下载
共2008条 18/51 |‹ ‹ 16 17 18 19 20 21 › ›| 跳转至页
基于DSP+CPLD的断路器智能控制单元设计 【DSP系统】
putianyaoxie|浏览：9857|回复：1| cc12343 2015-08-24 17:02:14
RTL编码指南(中文版) 【FPGA/CPLD】
Jason_Zhang|浏览：5738|回复：10| fupeng1010 2015-08-13 09:06:54
Matlab数据在CCS中的调用 【DSP系统】
狗鹏子|浏览：7100|回复：5| 旭峰 2015-08-04 10:17:19
Synplify 、Synplify Pro 版本猜想 【FPGA/CPLD】
lijingdong123|浏览：1657|回复：0| lijingdong123 2015-08-03 13:25:38
测试模块的clk时钟和顶层模块里的clk时钟不一样，有延迟 【FPGA/CPLD】
站的高尿的远|浏览：1474|回复：0| 站的高尿的远 2015-06-09 09:29:48
初学者的福音-《VHDL语言介绍与设计****》 【FPGA/CPLD】
basketj|浏览：1700|回复：1| 不该动的情 2015-05-22 23:21:45
使用Robei利用verilog语言做ALU设计 【FPGA/CPLD】
fpgachuxue|浏览：4740|回复：7| fpgachuxue 2015-05-21 10:16:03
在多个always语句中对同一个变量进行赋值，结果无法综合。求教该怎么修改 【FPGA/CPLD】
shamuye|浏览：2753|回复：2| shamuye 2015-05-19 15:46:28
project底下的文件一直是 tcl scripts2 但我已经修改了tcl文件 一直没作用 【FPGA/CPLD】
站的高尿的远|浏览：1353|回复：0| 站的高尿的远 2015-05-11 15:05:14
quartus联合modelsim仿真 【FPGA/CPLD】
zcgeek|浏览：2780|回复：0| zcgeek 2015-05-08 14:32:30
contex r4的平台上做spi nor flash的烧写问题 【FPGA/CPLD】
站的高尿的远|浏览：1633|回复：0| 站的高尿的远 2015-04-15 13:47:52
请教一下大家，MATLAB调用SIgnal Tap 2出现如上错误是怎么回事？该如何解决？谢谢 【FPGA/CPLD】
站的高尿的远|浏览：1718|回复：0| 站的高尿的远 2015-04-15 10:20:14
CCS5.5 关于IQmathLib 【DSP系统】
白骨之舞|浏览：2630|回复：1| paradoxfx 2015-04-14 19:24:42
signal tap 【FPGA/CPLD】
学习一下|浏览：2133|回复：3| fpgachuxue 2015-04-07 10:31:39
xilinx开发有一个读音像iselise的东西吗？ 【FPGA/CPLD】
lhzh7|浏览：1847|回复：0| lhzh7 2015-04-05 13:42:14
求问下modelsim报这个错什么意思 【FPGA/CPLD】
站的高尿的远|浏览：1704|回复：1| wjf19911004 2015-03-23 08:38:48
【应用笔记】AN 479:在Cyclone系列器件中实现LVDS接口设计指南(AN 479: Design Guidelines for Implementin 【FPGA/CPLD】
bobgeng|浏览：2998|回复：1| zcgeek 2015-03-22 21:04:22
PLL模块使用中的一些错误（转） 【FPGA/CPLD】
风魔小象|浏览：2342|回复：0| 风魔小象 2015-03-12 19:25:17
Xilinx_ISE_Design_Suite_v10_1___CRSiSO 【FPGA/CPLD】
九哥|浏览：2277|回复：2| 风魔小象 2015-03-09 19:59:59
VHDL INOUT 信号仿真 【FPGA/CPLD】
火焰昌|浏览：1536|回复：0| 火焰昌 2015-03-06 21:37:15
一种面向LTE基站的SOC平台软件解决方案 【DSP系统】
putianyaoxie|浏览：2133|回复：0| putianyaoxie 2015-03-04 11:51:26
Altera的FPGA内置的乘法器为何是18位的？ 【FPGA/CPLD】
寒月迷亭|浏览：2110|回复：2| 寒月迷亭 2015-03-02 14:38:19
请教一个Verilog HDL 语法问题 【FPGA/CPLD】
lianxiuxiu|浏览：1850|回复：1| jiahua1010 2015-02-16 15:30:32
求助-----S6D04H0驱动的LCD显示问题 【FPGA/CPLD】
hxing|浏览：2190|回复：0| hxing 2015-01-30 23:17:13
我的问题：怎么选择 Export 列的属性为*_external connection？ 【FPGA/CPLD】
站的高尿的远|浏览：1586|回复：1| 风魔小象 2015-01-23 22:26:07
FSL总线IP核及其在MicroBlaze系统中的应用 【FPGA/CPLD】
风魔小象|浏览：2068|回复：0| 风魔小象 2015-01-18 21:08:15
十分钟学会xilinx设计 【FPGA/CPLD】
约瑟叔叔|浏览：1675|回复：1| 风魔小象 2015-01-12 12:27:13
Xilinx UCOS移植的官方手册 【FPGA/CPLD】
风魔小象|浏览：1809|回复：1| 约瑟叔叔 2015-01-11 16:32:00
TMS320VC5416与TLC16C554的接口函数 【DSP系统】
zhuzai|浏览：1565|回复：0| zhuzai 2015-01-09 14:42:40
基于TMS320LF2407A支持FAT32文件系统嵌入式软件的实现 【DSP系统】
zhuzai|浏览：1511|回复：0| zhuzai 2015-01-09 14:24:13
Blackfin 处理器架构概述 【DSP系统】
zhuzai|浏览：1285|回复：0| zhuzai 2015-01-09 14:16:37
281x无需仿真器,串口烧写Flash方法 【DSP系统】
zhuzai|浏览：1433|回复：0| zhuzai 2015-01-09 14:16:23
TMS320F28xx DSP中内部Flash的应用研究 【DSP系统】
zhuzai|浏览：1395|回复：0| zhuzai 2015-01-09 14:15:14
【应用技术】利用MAX II CPLD 实现步进电机控制器 【FPGA/CPLD】
bobgeng|浏览：2518|回复：1| mnbvcxz943 2015-01-07 21:12:59
TMS320VC33之bootloader应用心得 【DSP系统】
yangyun|浏览：1692|回复：1| 落月风情 2014-12-21 23:35:59
可综合的Verilog RISC CPU设计（分享） 【FPGA/CPLD】
Jason_Zhang|浏览：6031|回复：2| s52646 2014-12-21 22:07:14
2812从内部flash启动的过程 【DSP系统】
yangyun|浏览：1231|回复：0| yangyun 2014-12-21 10:45:36
Run-time和load-time初始化(zz) 【DSP系统】
yangyun|浏览：1563|回复：0| yangyun 2014-12-21 10:30:23
TI公司的DM642EVM的BSL源代码 【DSP系统】
yangyun|浏览：1470|回复：0| yangyun 2014-12-21 10:29:54
C28x Filter Library 使用心得！ 【DSP系统】
yangyun|浏览：1451|回复：0| yangyun 2014-12-21 10:25:19
全部|精华
共2008条 18/51 |‹ ‹ 16 17 18 19 20 21 › ›| 跳转至页