EEPW论坛
网站首页
首页
特色版块
企业专区
电子DIY
活动通道
最新帖
开发板试用
签到
首页
STM32
电源与模拟
物联网技术
OpenVINO生态社区
Xilinx
STM32
GD32
ADI
TI
Linear
Microchip
Renesas
Cypress
Mouser
Burnon
我的四轴 DIY
键盘 DIY
树莓派DIY
功放 DIY
3D打印 DIY
智能车DIY
LightCube DIY
QuadCopter DIY
51 DIY
MCU DIY
FPGA DIY
ARM DIY
CPLD DIY
DSP DIY
拆解+DIY
电子产品世界
»
论坛首页
»
FPGA
FPGA -
L
全部
|
精华
|
求助
|
下载
共2008条 17/51
|‹
‹
15
16
17
18
19
20
›
›|
跳转至
页
至芯奋斗的小孩之altera系列第十篇
【FPGA/CPLD】
王王王
|
浏览:1400
|
回复:1
|
FPGAwuhan
2016-08-04 16:05:31
关于VHDL中数组的赋值
【FPGA/CPLD】
shabbylife
|
浏览:2050
|
回复:0
|
shabbylife
2016-08-03 11:15:41
至芯科技奋斗小孩之altera系列
【FPGA/CPLD】
wangrenqi
|
浏览:1273
|
回复:0
|
wangrenqi
2016-08-02 11:37:34
FPGACPLD数字电路
【FPGA/CPLD】
FPGAwuhan
|
浏览:2604
|
回复:8
|
FPGAwuhan
2016-07-31 16:51:18
Xilinx SDk的问题?求高手解决
【FPGA/CPLD】
风魔小象
|
浏览:4398
|
回复:1
|
chengleren
2016-06-15 10:54:44
[精华]
革命性的非易失集成,MAX 10 NEEK开发套件评测(一)
【FPGA/CPLD】
zhuwei0710
|
浏览:10296
|
回复:11
|
东乡邑人
2016-05-23 04:14:00
有会用labview大大嘛,求指教
【FPGA/CPLD】
893686370
|
浏览:1446
|
回复:2
|
南盗
2016-03-22 21:42:35
再请教一下,MIG的约束文件中IDELAYCTRL Location Constraints 怎么改呢
【FPGA/CPLD】
xie0jing0
|
浏览:12152
|
回复:8
|
z894811350
2016-03-16 16:40:14
用什么Verilog 编程软件好呢
【FPGA/CPLD】
xie0jing0
|
浏览:18592
|
回复:16
|
yxliu
2016-02-18 16:51:48
PhysDesignRules ERROR
【FPGA/CPLD】
zcgeek
|
浏览:2595
|
回复:2
|
zcgeek
2016-01-26 17:32:03
有人用ALTERA的MAX10芯片做NIOS系统吗?固化进去之后程序在乱跑
【FPGA/CPLD】
星际水手
|
浏览:2491
|
回复:0
|
星际水手
2016-01-19 16:17:09
Cyclone II PLL问题
【FPGA/CPLD】
阿苍
|
浏览:3209
|
回复:4
|
taksonwelson
2016-01-14 10:53:13
请教fpga中if...else 和case的区别
【FPGA/CPLD】
风之超
|
浏览:2608
|
回复:6
|
taksonwelson
2016-01-14 10:48:00
求FPGA控制直流电机的代码?Verilog编写的,用按键控制其速度,转向,启停
【FPGA/CPLD】
心染红尘
|
浏览:2504
|
回复:3
|
taksonwelson
2016-01-14 10:41:50
【重要更新】Quartus II 14.1正式版 下载链接和破解器
【FPGA/CPLD】
约瑟叔叔
|
浏览:19079
|
回复:11
|
taksonwelson
2016-01-14 10:40:20
MODELSIM仿真提示already declared in this scope
【FPGA/CPLD】
duxvfeng
|
浏览:4916
|
回复:3
|
taksonwelson
2016-01-14 10:35:46
初学CPLD,请教!
【FPGA/CPLD】
站的高尿的远
|
浏览:2374
|
回复:3
|
taksonwelson
2016-01-14 10:31:25
求助如何理解这句SyncClk
【FPGA/CPLD】
暗夜涌袭
|
浏览:2307
|
回复:2
|
tokeyman
2015-12-17 22:44:30
使用synplify综合遇到的两点疑问
【FPGA/CPLD】
becoll
|
浏览:10905
|
回复:8
|
lulu08171537
2015-12-17 18:28:25
用synplify综合Xilinx的core后为什么在Technology view中看不到相应的模块?
【FPGA/CPLD】
becoll
|
浏览:9509
|
回复:4
|
lulu08171537
2015-12-17 18:26:03
完整数字频率计verilog代码
【FPGA/CPLD】
Jason_Zhang
|
浏览:6958
|
回复:8
|
花涛
2015-12-15 08:38:19
FPGA/CPLD数字电路设计经验分享
【FPGA/CPLD】
Jason_Zhang
|
浏览:3574
|
回复:8
|
武器哈12
2015-12-08 00:26:37
华为_VHDL设计风格和实现
【FPGA/CPLD】
九哥
|
浏览:4488
|
回复:15
|
lpqqm
2015-12-04 01:22:04
革命性的非易失集成,MAX 10 NEEK开发套件评测(二)
【FPGA/CPLD】
zhuwei0710
|
浏览:2867
|
回复:0
|
zhuwei0710
2015-11-30 10:43:19
ISE软件中绑定管脚有几种方式
【FPGA/CPLD】
zcgeek
|
浏览:3353
|
回复:0
|
zcgeek
2015-11-25 12:07:16
CPLD VHDL 如何在一个时钟周期的低电平期间产生多个脉冲?
【FPGA/CPLD】
bly5668
|
浏览:9842
|
回复:0
|
bly5668
2015-11-20 14:05:45
Xilinx Spartan6 系列产品(FPGA+DSP+ARM)
【DSP系统】
simon1
|
浏览:1569
|
回复:0
|
simon1
2015-11-12 18:50:47
求教大神!xilinx,GTX,7 Series FPGAs Transceivers Wizard数据传输问题
【FPGA/CPLD】
scratdqy
|
浏览:4851
|
回复:2
|
zouxiangxi
2015-11-09 00:29:05
【TMS320C6748开发板试用体验】LED和OLED
【DSP系统】
Tan654321
|
浏览:1675
|
回复:0
|
Tan654321
2015-11-05 10:21:47
CORDIC计算三角函数(附verilog代码)
【FPGA/CPLD】
Jason_Zhang
|
浏览:15008
|
回复:19
|
bgnbgn
2015-11-01 07:48:45
我想在linux下对绝对地址进行读写访问出现问题
【FPGA/CPLD】
站的高尿的远
|
浏览:2043
|
回复:1
|
machinnneee
2015-10-28 13:52:18
绝对值编码器
【FPGA/CPLD】
wq19901222
|
浏览:10745
|
回复:0
|
wq19901222
2015-10-22 10:49:09
tlc5615的spi驱动模块单独可用,但是放入别的工程就不起作用了
【FPGA/CPLD】
键盘新人
|
浏览:1917
|
回复:0
|
键盘新人
2015-10-19 09:34:51
Altera 中文手册(内部版)
【FPGA/CPLD】
叮叮当当
|
浏览:67618
|
回复:241
|
VinsonChong
2015-10-10 23:20:25
ise 调用 modelsim error loading design 测试testbench
【FPGA/CPLD】
火焰昌
|
浏览:2748
|
回复:0
|
火焰昌
2015-09-29 11:15:52
明德扬signaltapII使用教学视频+海量练习分享!!
【FPGA/CPLD】
林浩浩
|
浏览:3439
|
回复:21
|
guyu1
2015-09-28 11:24:15
为什么quartus综合没有报错而modelsim rtl仿真就报错了
【FPGA/CPLD】
2013crazy
|
浏览:1683
|
回复:0
|
2013crazy
2015-09-24 11:01:19
DDR2的仿真
【FPGA/CPLD】
zcgeek
|
浏览:2548
|
回复:3
|
shangziyun
2015-09-16 10:47:08
ISE环境下使用Verilog进行设计出现问题请教
【FPGA/CPLD】
XJTUMile
|
浏览:5565
|
回复:2
|
XJTUMile
2015-08-27 14:54:23
ALTERA FPGA能烧写程序,但是无法运行?nSTATUS信号一直在低电平状态
【FPGA/CPLD】
yunuswr
|
浏览:12695
|
回复:5
|
magicwyc
2015-08-25 23:55:40
全部
|
精华
共2008条 17/51
|‹
‹
15
16
17
18
19
20
›
›|
跳转至
页
发新帖
每日签到
热门分类
键盘DIY第二期
键盘DIY第一期
综合技术
LED
电源技术
无线技术
测试测量
单片机
FPGA/CPLD
功放DIY
树莓派DIY
Banana Pi
SINLINX
Xilinx