EEPW论坛

FPGA零基础学习：IPCORE之FIFO设计 【FPGA/CPLD】

FPGA零基础学习：IPCORE之RAM设计 【FPGA/CPLD】

FPGA零基础学习：IPCORE之ROM设计 【FPGA/CPLD】

高云FPGA（GW1NR-LV9）使用串口IP无法通信 【FPGA/CPLD】

FPGA设计中,使用ISE和Matlab创建并仿真ROMIP核 【FPGA/CPLD】

IPCORE之FIFO设计-ISE操作工具 【FPGA/CPLD】

IPCORE之RAM设计-ISE操作工具 【FPGA/CPLD】

IPCORE之ROM设计-ISE操作工具 【FPGA/CPLD】

IPCORE之PLL-ISE操作工具 【FPGA/CPLD】

FPGA连接MIPI接口的实现方案

对IP设计中注意事项及FPGA原型设计进行说明

基于IDEA导出个人IP库设计的jar包

quartusFIRip核仿真 【FPGA/CPLD】

FPGA设计中，Vivado调用IP核详细操作步骤 【FPGA/CPLD】

eFPGA异军突起，IP模式才是未来？

EFEC7 IP核(EFEC7 IP Core) 【FPGA/CPLD】

基于IP核的FPGA设计方法

采用FPGAIP实现DDR的读写控制的设计与验证

NiosSoC系统中的BCH编解码IP核的设计

FPGA高手设计实战真经100则（英文原版）.zip 【FPGA/CPLD】

简述嵌入式逻辑分析仪在FPGA测试中的应用.zip 【FPGA/CPLD】

[精华] 在嵌入FPGA的IP核8051微处理器上实现UIP协议栈的设计方法

FFT变换的IP核的源代码.zip 【FPGA/CPLD】

[精华] HLS优化设计中pipeline以及unroll指令：细粒度并行优化的完美循环

[精华] 如何评估多个竞争的IP内核的特性，并进行选择

SoC设计中的IP软核与硬核的对比及方案选择

移动操作SoC接口IP组件设计.pdf 【FPGA/CPLD】

基于JavaCAD架构的安全性与IP保护研究

基于APEX20K和ARM7TDMI-S微处理器实现通用智能传感器IP核的设计

Verilog数据拼接与拆分.zip 【FPGA/CPLD】

[精华] Verilog基本语法——模块.zip 【FPGA/CPLD】

基于FPGA的八位微处理器的IP软核设计方案

仿真与Testbench设计.zip 【FPGA/CPLD】

基于IPTV系统中的FPGA供电问题解.pdf 【FPGA/CPLD】

[精华] FPGA设计流程.zip 【FPGA/CPLD】

600MHz高性能可编程锁相环设计与分析.zip 【FPGA/CPLD】

vivado中自定义IP应用

基于IP核的多UART扩展及其FPGA实现 【FPGA/CPLD】

基于处理器实现USB0TG控制器芯片的IP核应用设计

如何聚合多个传感器或桥接MIPI与非MIPI组件？