这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » HLS优化设计中pipeline以及unroll指令:细粒度并行优化的完美循环

共2条 1/1 1 跳转至

HLS优化设计中pipeline以及unroll指令:细粒度并行优化的完美循环

工程师
2021-01-12 23:53:34     打赏

HLS优化设计的最关键指令有两个:一个是流水线(pipeline)指令,一个是数据流(dataflow)指令。正确地使用好这两个指令能够增强算法地并行性,提升吞吐量,降低延迟但是需要遵循一定的代码风格。展开(unroll)指令是只针对for循环的展开指令,和流水线指令关系密切,所以我们放在一起首先我们来看一下这三个指令在Xilinx官方指南中的定义:

Unroll:Unrollfor-loopstocreatemulTIpleinstancesoftheloopbodyanditsinstrucTIonsthatcanthenbescheduledindependently.

Pipeline:ReducestheiniTIaTIonintervalbyallowingtheoverlappedexecutionofoperationswithinalooporfunction.

Dataflow:Enablestasklevelpipelining,allowingfunctionsandloopstoexecuteconcurrently.Usedtooptimizethroughoutputand/orlatency.

Unroll指令在for循环的代码区域进行优化,这个指令不包含流水线执行的概念,单纯地将循环体展开使用更多地硬件资源实现,保证并行循环体在调度地过程中是彼此独立的。

Pipeline指令在循环和函数两个层级都可以使用,通过增加重复的操作指令(如增加资源使用量等等)来减小初始化间隔。

Dataflow指令是一个任务级别的流水线指令,从更高的任务层次使得循环或函数可以并行执行,目的在于减小延迟增加吞吐量。

Unroll和Pipeline指令相互重合的关系在于,当对函数进行流水线处理时,以下层次结构中的所有循环都会自动展开,而使用展开指令的循环并没有给定对II的约束。在最新版本的VitisHLS工具中,工具会自动分析数据之间的流水线操作关系,以II=1为目标优化,但是还是会受限于设计本身的算法和代码风格。下图非常清晰地阐明了Unroll和Pipeline指令的关系,Pipeline指令放置的循环层次越高,循环展开的层次也越高,最终会导致使用更大面积的资源去实现,同时并行性也更高。

这里如果循环的边界是变量的话,则无法展开。这将组织函数被流水线化,可以通过添加tripcount等指令,指定循环在综合时大概的最大最小边界。

在循环流水线优化的过程中,有一个完美循环,半完美循环和非完美循环的代码风格概念,只有当流水线循环完美或半完美时,才可以将嵌套循环彻底并行展开。

完美循环:只有最里面的循环才具有主体内容,在循环语句之间没有指定逻辑,循环界限是恒定的。

半完美循环:只有最里面的循环才具有主体(内容),在循环语句之间没有指定逻辑,只有最外面的循环边界可以是可变的。

非完美循环:循环的主体内容分布在循环的各个层次或内层循环的边界是变量。

当我们要争去最大流水线循环的成功执行,就需要将非完美循环手动修改成完美或半完美循环。以下代码例子给出了完美循环(左边)和非完美循环(右边)在VitisHLS中的执行结果。

细粒度并行优化的完美循环


细粒度并行优化的完美循环

综合完毕后,我们可以在分析窗口和综合报告中都很清晰的看出,完美循环在执行的时候,工具自动将内层循环LOOP_J和外层循环LOOP_I合并为一整个大循环,并实现了整个大循环的流水线操作,延迟的周期数为:(400-1)*1+8-1=406个周期数,延迟大约为408*2.5=1,020ns

非完美循环中,内层和外层循环没有合并,只有内层循环LOOP_J实现了流水线执行,进出内循环的浪费的时钟周期增加了整个循环的时钟周期,同时还有一些命令行没有办法跨越循环的层级实现调度上的优化,这些因素都导致了设计的延迟的增加。




工程师
2021-01-14 23:45:30     打赏
2楼

感谢您的分享


共2条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]