Verilog-EEPW论坛

标签 - Verilog

共8条 1/1 1 跳转至页

这个Verilog语法，你一定不知道！睡梦中的雄师\|浏览：1412\|回复：7\| suncat0504 2022-10-23 14:08:10
[讨论] 通过 SYSTEMVERILOG 复用快速创建便携式激励测试丘球\|浏览：1332\|回复：0\| 丘球 2019-08-12 17:19:27
SystemC 和SystemVerilog的比较 dolphin\|浏览：1628\|回复：0\| dolphin 2014-06-12 10:31:52
verilog 【请教】verilog 延时问题 jackwang\|浏览：5872\|回复：1\| 2006-11-23 14:57:16
cadence,spectreVerilog 用cadence中spectreVerilog混合仿真 jackwang\|浏览：4402\|回复：1\| 2006-11-23 14:51:16
IP,CORE,Verilog,VHDL 我自己做的IP CORE(用Verilog和VHDL写的)能卖吗? jackwang\|浏览：4046\|回复：1\| 2006-11-23 14:40:16
EDA,VHDL,Verilog 请教,目前EDA方面VHDL 和 Verilog 那个更流行啊??? jackwang\|浏览：1930\|回复：1\| 2006-11-23 00:02:16
VHDL,VS,Verilog,HDL 弱问：VHDL　VS Verilog HDL，学哪个好啊? jackwang\|浏览：2891\|回复：1\| 2006-11-16 19:53:16

共8条 1/1 1 跳转至页