这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 综合技术 » 基础知识 » cadence,spectreVerilog 用cadence中spectreV

共2条 1/1 1 跳转至

cadence,spectreVerilog 用cadence中spectreVerilog混合仿真

院士
2006-09-17 18:14:16     打赏
cadence,spectreVerilog 用cadence中spectreVerilog混合仿真



关键词: cadence     spectreVerilog     混合    

院士
2006-12-22 22:43:00     打赏
2楼
问 我使用cadencespectreVerilog做混合仿真,内部数字部分的电源是由内部基准电压转化产生,但在仿真分析时出现:
USRERR:MS simulation does not support bidirection interface element
generrated terminal D instance P1.
请问各位大虾这是什么原因?怎样解决? 1: 双向IE元件在混合仿真时,在数字部分和模拟部分的接口会自动插入接口元件(interface element,简称IE)。IE元件有两个,一个把模拟信号转换成数字信号,一个把数字信号转换成模拟信号。如果在数字/模拟接口部分有双向信号,因为没有双向IE元件,所以没办法仿真。ERROR信号就是这个意思。

解决方案:
找到双向信号接口部分在什么地方,把这一部分划分到模拟块去。

另外,AMS支持双向接口元件,可以仿真。 2: 谢谢! 3: 谢谢请教:AMS怎样用?能否给我介绍一下,或者给我传份资料? 4: AMS资料如果你有安装AMS,在安装目录可以找到文档。或者google一下。

共2条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]