共2条
1/1 1 跳转至页
verilog 【请教】verilog 延时问题
问
initial
forever #10 CLK=~CLK;
always@(CLK) begin
#18 clk1<=CLK;
clk2<=#18 CLK;
end
clk1 和 clk2得波形很不一样,这是为什么呢?
如果延时不超过半个周期的话,clk1和clk2的波形就是一致的。
谢谢大虾的帮助。
虽然延时在综合时会被忽略,但这个问题思考不出来,憋着难受。望各位能帮帮小弟。 答 1: 语句内部延时和语句间延时#18 clk1 <=CLK;
这句的意思是先过18个延时单位后CLK赋值给clk1;
clk2<=#18 CLK;
这句话的意思是先得到CLK之后再经过18个单位的延时再赋值给clk2 ; 答 2: 谢谢clk1: 一直是高电平 CLK初始电平是0
clk2:延迟18个单位后的CLK波形
还是没法解释clk1的变化
谢谢XiangLiwei 答 3: 上升沿有效18个延时后不是高电平。
应该学学verilog 对应 电路 的基本知识。
forever #10 CLK=~CLK;
always@(CLK) begin
#18 clk1<=CLK;
clk2<=#18 CLK;
end
clk1 和 clk2得波形很不一样,这是为什么呢?
如果延时不超过半个周期的话,clk1和clk2的波形就是一致的。
谢谢大虾的帮助。
虽然延时在综合时会被忽略,但这个问题思考不出来,憋着难受。望各位能帮帮小弟。 答 1: 语句内部延时和语句间延时#18 clk1 <=CLK;
这句的意思是先过18个延时单位后CLK赋值给clk1;
clk2<=#18 CLK;
这句话的意思是先得到CLK之后再经过18个单位的延时再赋值给clk2 ; 答 2: 谢谢clk1: 一直是高电平 CLK初始电平是0
clk2:延迟18个单位后的CLK波形
还是没法解释clk1的变化
谢谢XiangLiwei 答 3: 上升沿有效18个延时后不是高电平。
应该学学verilog 对应 电路 的基本知识。
共2条
1/1 1 跳转至页
回复
| 有奖活动 | |
|---|---|
| 硬核工程师专属补给计划——填盲盒 | |
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音! | |
| 高校联络员开始招募啦!有惊喜!! | |
| 【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
| 送您一块开发板,2025年“我要开发板活动”又开始了! | |
我要赚赏金
