EEPW论坛

写Verilog如何做到心中有电路？ 【FPGA/CPLD】

怎么样提高verilog代码编写水平？ 【FPGA/CPLD】

FPGAVerilogHDL代码如何debug？ 【FPGA/CPLD】

FPGAVerilogHDL有什么奇技淫巧？ 【FPGA/CPLD】

基于matlabFPGAverilog的FIR滤波器设计 【FPGA/CPLD】

FPGAverilogHDL实现中值滤波 【FPGA/CPLD】

FPGA设计中VerilogHDL实现基本的图像滤波处理仿真 【FPGA/CPLD】

《设计与验证：Verilog+HDL》--这本书让你强化你的代码风格，迈向准高手必读 【FPGA/CPLD】

高薪求verilog网络兼职家教-加v13889415727 【FPGA/CPLD】

基于matlabFPGAverilog的FIR滤波器设计 【FPGA/CPLD】

FPGA设计中VerilogHDL实现基本的图像滤波处理仿真 【FPGA/CPLD】

简谈CPU、MCU、FPGA、SoC芯片异同之处 【FPGA/CPLD】

verilog基础之规范化参数定义parameter

Verilog进行组合逻辑设计时的一些注意事项

Verilogtestbench总结

从仿真器的角度对Verilog语言的语法规则进行解读

VerilogHDL在Quartus13综合后，AS模式固化后执行异常 【FPGA/CPLD】

求助：Verilog设计一个2位4输入最大数值检测电路

高覆盖率的Verilog代码的编写技巧

五个ARM处理器核心verilog/VHDL源代码 【FPGA/CPLD】

Verilog发展历史

USB2.0接口verilog源代 【FPGA/CPLD】

芯片开发语言为什么要用Chisel和Verilog

FPGA实现mpu6050传感器读取 【FPGA/CPLD】

VerilogHDL的基础知识.pdf 【FPGA/CPLD】

基于verilog-A的模拟电路行为模型及仿真.pdf 【FPGA/CPLD】

基于VerilogHDL的电梯系统设计.pdf 【FPGA/CPLD】

Verilog数据拼接与拆分.zip 【FPGA/CPLD】

Verilog HDL中task与function的区别 【FPGA/CPLD】

[精华] Verilog典型电路设计华为.pdf 【FPGA/CPLD】

[精华] Verilog基本语法——模块.zip 【FPGA/CPLD】

选择VHDL还是Verilog.pdf 【FPGA/CPLD】

好东西！北航夏宇闻verilog讲稿ppt（精） 【FPGA/CPLD】

精通VerilogHDL：IC设计核心技术实例详解.part01.rar 【FPGA/CPLD】

VerilogHDL应用及数字IC设计与流程概述

verilog状态机编写技巧 【FPGA/CPLD】

数字电路设计与VerilogHDL 【FPGA/CPLD】

基于Verilog的顺序状态逻辑FSM的设计与仿真 【FPGA/CPLD】

关于VerilogHDL中位拼接运算符的理解： 【FPGA/CPLD】

解读verilog代码的一点经验.pdf 【FPGA/CPLD】