这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » VerilogHDL在Quartus13综合后,AS模式固化后执行异常

共1条 1/1 1 跳转至

VerilogHDL在Quartus13综合后,AS模式固化后执行异常

菜鸟
2022-06-29 16:34:47     打赏

用Altera FPGA与STM32 SPI通信,制做了一个DDS,所有目标功能都实现,在JTAG模式下,用示波器抓取通信波形正常,Singtap抓取FPGA数据状态都是与理论一致,输出波形等都没问题。但是在AS模式固化后,上电FPGA执行一会儿后,FPGA输出状态就不对了,与FPGA通信也不正常了,请问有没有老师遇到过类似情况?能否指点下方向?谢谢




关键词: Verilog     Quartus13    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]