EEPW论坛

板子终于在07年初拿到了，板子的面积约为13×12平方厘米，采用6层板工艺，这一批板子共做了6块，先焊接调试2块吧。拿到板子后才发现设计的稍微小了一点，以至于将DM642和视频解码器SAA7115等主要芯片焊上后板子显得有些拥挤，这给后续的测试工作带来了一点小小的麻烦，不过现在这已经完全不是问题了。

这一版的原理图和前面公布的V1.0版本稍有区别，增加了FPGA（XC2S300E）；替换了原图的线性电源为TPS54310、54316；替换了网口芯片为LTX971a；增加了IIC接口的PLL，简化了时钟设计但本版保留了各部分时钟源；增加了扩展接口并修正了几处错误。

经过半个多月的紧张调试，板子的SDRAM、FLASH和UART终于可以正常工作了，视频口的通道2已经调通，但是通道1还有些问题；网口和音频部分还有待于继续调试；由于芯片供货的问题，PLL（CY27EE16FZEC）和视频DA（SAA7105）暂时没有买到，所以调试视频AD和其它部分的时钟只好用晶体，还有一根飞线（不要砸我:））。

现在把前一段时间调试的结果公布出来，这次公布的主要是板子的图片，等调试结束后我将公布新版的原理图（测试中发现个别问题，改正后再发以免误导大家）以及所有自己写的测试程序源码。

目前已经完成的6个测试程序分别是（1）板子各模块测试（2）视频口捕获并实时在TV上显示（3）在TV上显示彩条（4）TV上显示照片（5）两路视频AD采集在TV上画中画显示（6）FFT32×32快速傅立叶变换FIR、IIR滤波器并有实际执行时间的测试。