首页 － 资讯 － 厂商 － 下载 － 论坛 － 博客 － 视频 － 百科 － 电路图 － 问答 － 会展 － Webinar － 讲堂 － 高校 － Datasheet
　搜　索：　
 论坛 » EDA工具 » 请教：谁能用VHDL语言设计补码？
版主: zhao3367
 发表新贴 
 发表回复 
 请教：谁能用VHDL语言设计补码？  发表于 2009-05-04 10:59:48  我想评分 [您是本帖的第461位阅读者]     [1楼] 
hailiyy
性别保密 高级会员
用户等级：菜鸟
加为好友 发短消息
所有发言 个人档案
最后登陆时间：2009-05-17 14:19:52
状态：离线
  Datasheet搜索 强力提供
  

谁能用VHDL语言设计16位的补码？
不要用IEEE中的Unsigned包！
 
共1条 1/1 1   
   快速回复主题
  用户名 : 匿名不能发帖！请先 [ 登陆 ]
  标　题:
  内　容 :
 
关于我们 | 广告服务 | 企业会员服务 | 新手上路 | 联系我们 | 友情链接
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
Copyright ©2002 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
京ICP备060382号