网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 请问这个警告会有什么后果？

共7条 1/1 1 跳转至页

请问这个警告会有什么后果？

271303204
助工
2009-06-02 11:06:50     打赏
Warning: Found clock-sensitive change during active clock edge at time 500.0 ns on register "|one_pulse_test|stop_module:inst|count[0]"

Warning: Found clock-sensitive change during active clock edge at time 500.0 ns on register "|one_pulse_test|counter:inst4|count_num[0]"

在quartus里仿真的时候，出现上面两句警告，请问会产生什么后果呢？是什么原因？望高手指点
回复
收藏
0



关键词： 请问     这个     警告     会有     什么     后果    

风语者
助工
2009-06-02 11:27:55     打赏
2楼

功能仿真时出现的？是不是设置PLL倍频出问题了？


评论
Jason_Zhang
高工
2009-06-02 13:16:28     打赏
3楼
看起来好像是有效时钟沿处，寄存器的输入在变化，这样会使的锁存的值不稳定，有随机性。

能不能把相关的代码贴上来看看，才能知道怎么回事。

PS. 我一般都是不管warning的，因为太多了，没法管，鄙视一下自己。

评论
FPGAVHDLARM
菜鸟
2009-06-02 14:56:13     打赏
4楼

楼上的说的对，
我向是锁存信号的触发点与信号的变化之间时间太短，以至于可能锁存不到信号。


评论
271303204
助工
2009-06-02 14:56:59     打赏
5楼
哦，有可能
代码太多，帖不出来

有些warning还是要注意的，呵呵

评论
Jason_Zhang
高工
2009-06-02 18:16:07     打赏
6楼

那你就处理一下那两个信号，使得在时钟沿处，数据已经稳定。


评论
271303204
助工
2009-06-04 11:59:14     打赏
7楼
呵呵，那两个信号是当时钟信号上升沿到来的时候，就要立刻变化的，自然是不稳定了的

评论
共7条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]