正在做一个ARM核与DSP的双核片上系统,由于刚接触ARM,有些基础的问题还是不明,还请高人指点:
1. 对于像ARM9或者ARM10那种有两套AHB总线的(一套instruction AHB总线,一套data AHB总线),那这两套总线应该是分别有各自的instruction ram和data ram还是共享一个shared ram?
2. 如果是分别有各自的ram,那在instruction AHB总线上是不是还要挂一片flash来存储程序,然后上电的时候由bootloader把程序加载到instruction ram里面执行?
3. 如果是共享一个shared ram的话,ram里面的数据空间和指令空间怎么划分?两套AHB总线怎么接到一个shared ram上?
4. 我看说ARM的执行镜像文件包括几个部分,RO,RW和ZI. 这几个部分都要由bootloader放到instruction ram里或者shared ram的指令空间里么?还是有些要放到data ram或者shared ram的数据空间里面?
谢谢.还请懂的高人不吝赐教
共2条
1/1 1 跳转至页
求助,关于ARM的instruction AHB bus和data AHB bus的问题
要想弄清楚你所问的问题，不是一句两句能说清楚的。
简单的说几点
1.你说的两套总线和ARM无关，而是哈佛结构和冯诺依曼结构的区别，既然用DSP想必你知道哈佛结构的特点
2.你所说的shared ram，应该被称做cache，指令和数据是分开还是合用由芯片自己决定，就是ARM有合在一起的也有分开的，另外还有一种叫TCM的东西也是你说的那东西
3.flash严格的说不是挂在AHB总线之上，AHB上挂有许多高速设备，flash或SDRAM都是通过存储器控制器挂到AHB总线上
4.程序在什么地方执行比较复杂，不同芯片都不一样，一般到最后都是放在SDRAM中执行，为了加快执行速度就有了cache的存在
5.对于cache不分I-CACHE和D-CACHE的情况，内部并不区分指令和数据，由硬件直接建立关联，完成此项工作是cache控制器，一个芯片对空间管理的过程非常复杂
6.所谓RW/RO都是软件层面的一些用语，和硬件关系不大，硬件所做的工作就是上电后运行ROM里面的程序bootloader，将真正的应用程序装到SDRAM中然后执行，cache并没有固定的空间地址，对于用户来说一般无法按地址访问
简单的说几点
1.你说的两套总线和ARM无关，而是哈佛结构和冯诺依曼结构的区别，既然用DSP想必你知道哈佛结构的特点
2.你所说的shared ram，应该被称做cache，指令和数据是分开还是合用由芯片自己决定，就是ARM有合在一起的也有分开的，另外还有一种叫TCM的东西也是你说的那东西
3.flash严格的说不是挂在AHB总线之上，AHB上挂有许多高速设备，flash或SDRAM都是通过存储器控制器挂到AHB总线上
4.程序在什么地方执行比较复杂，不同芯片都不一样，一般到最后都是放在SDRAM中执行，为了加快执行速度就有了cache的存在
5.对于cache不分I-CACHE和D-CACHE的情况，内部并不区分指令和数据，由硬件直接建立关联，完成此项工作是cache控制器，一个芯片对空间管理的过程非常复杂
6.所谓RW/RO都是软件层面的一些用语，和硬件关系不大，硬件所做的工作就是上电后运行ROM里面的程序bootloader，将真正的应用程序装到SDRAM中然后执行，cache并没有固定的空间地址，对于用户来说一般无法按地址访问
共2条
1/1 1 跳转至页
回复
| 有奖活动 | |
|---|---|
| 【有奖活动】分享技术经验，兑换京东卡 | |
| 话不多说，快进群！ | |
| 请大声喊出：我要开发板！ | |
| 【有奖活动】EEPW网站征稿正在进行时，欢迎踊跃投稿啦 | |
| 奖！发布技术笔记，技术评测贴换取您心仪的礼品 | |
| 打赏了！打赏了！打赏了！ | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂