网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 如何用VHDL写Testbench（分享）

共50条 3/5 ‹ 1 2 3 4 5 › 跳转至页
yu0119
菜鸟
2010-07-03 17:06:05     打赏
21楼

楼主啊~这个解压不了


评论
jd527
菜鸟
2010-07-06 21:14:37     打赏
22楼
为什么都解压缩不了呢?请求帮助.
请发251526497@QQ.COM,万分感谢!

评论
luxiao0227
菜鸟
2010-07-12 15:44:15     打赏
23楼

解压不了


评论
yangzhengyu
菜鸟
2010-07-20 12:14:06     打赏
24楼

写的不错，学习了。


评论
Jason_Zhang
高工
2010-07-20 13:09:37     打赏
25楼

因为是分卷压缩包，所以要求文件名前面要一样，最后一个数字是递增的，否则无法解压。

你把文件名一次改为 1、2、3、4 就可以解压了


评论
liang5293392
菜鸟
2010-10-22 15:55:40     打赏
26楼
请教楼主，如何解压

评论
showming34
菜鸟
2010-10-22 20:36:12     打赏
27楼
非常感谢楼主的分享，ISE11.1貌似也得自己写了，呵呵！

评论
nicolerobin
菜鸟
2010-10-26 20:48:00     打赏
28楼
感谢楼主！！！

评论
cgh996
菜鸟
2010-11-20 16:52:23     打赏
29楼
verilog没有弄清楚testbench怎么写

评论
cgh996
菜鸟
2010-11-20 17:00:50     打赏
30楼
非常感谢楼主的分享，ISE11.1貌似也得自己写

评论
共50条 3/5 ‹ 1 2 3 4 5 › 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]