OpenVINOTM,给你看得见的未来!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » EMP3032ATC44-10的引脚则问题

共2条 1/1 1 跳转至

EMP3032ATC44-10的引脚则问题

菜鸟
2010-10-18 13:48:01    评分

我的程序如下:EMP3032ATC44-10的引脚怎么分配,先谢过哦,主要是控制时钟的引脚怎么分配?拜谢了,我是新手不懂,谢谢好心人哦!
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY led IS
 PORT(OE:IN STD_LOGIC;    --低电平有效
      A:IN STD_LOGIC;     --控制时钟输入端,时钟连接带有同门缓冲器的输出
      RESET:IN STD_LOGIC;  --置0 低电平有效
      SET:IN STD_LOGIC;    --置1 低电平有效
      DATA:IN STD_LOGIC;   --数据输入
      Q:OUT STD_LOGIC      --输出
      );
    END led;
   
ARCHITECTURE behavior OF led IS
SIGNAL Y_TEMP:STD_LOGIC;
SIGNAL CLOCK_TEMP:STD_LOGIC;
SIGNAL Q_TEMP:STD_LOGIC;
BEGIN
    P1:PROCESS(OE,A)
          BEGIN
          IF(OE='1')THEN
              Y_TEMP<='Z';
          ELSE
              Y_TEMP<=A;
          END IF;
           CLOCK_TEMP<=Y_TEMP;
        END PROCESS;
       
   P2:PROCESS(CLOCK_TEMP,RESET,SET)
          BEGIN
          IF(SET='0' AND RESET='0')THEN
                Q_TEMP<='Z';
          ELSIF(SET='1' AND RESET='0')THEN
               Q_TEMP<='0';
          ELSIF(SET='0' AND RESET='1')THEN
               Q_TEMP<='1';
          ELSIF(SET='1' AND RESET='1')THEN
                IF(CLOCK_TEMP'EVENT AND CLOCK_TEMP='1')THEN
                       Q_TEMP<=DATA;
                       END IF;
          END IF;
             Q<=Q_TEMP;
       END PROCESS;
     END behavior;
EMP3032ATC44-10的引脚怎么分配,先谢过哦,主要是控制时钟的引脚怎么分配?拜谢了,我是新手不懂,谢谢好心人哦!




关键词: EMP3032ATC44-10     引脚则     问题     LO    

高工
2010-10-21 11:49:34    评分
2楼
引脚的分配当然是要按照你的板子上画的来分配了。

共2条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]