OpenVINOTM,给你看得见的未来!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 请大虾帮我看看我的DDR布线约束吧~~~~~

共6条 1/1 1 跳转至

请大虾帮我看看我的DDR布线约束吧~~~~~

助工
2011-09-29 16:38:55    评分

DDR布线约束:

信号组

线宽

组内间距

组外间距

与时钟线间距

DQ0~DQ7DQS0DM0

6mil

8mil

20mil

400mil

DQ8~DQ15DQS1DQM1

6mil

8mil

20mil

300mil

地址线/控制线/命令线

6mil

8mil

20mil

400mil

时钟线

6mil

6mil

无明确限制

以上是我的布线规则,诸位有什么指摘的吗?刚在论坛里看到说时钟线要比其他信号组的线长,心里一震,用protel布等长线真是伤不起啊~~~~~
由于我的布线的缘故,我的地址线、控制线、命令线均比时钟线长大概400mil。数据线比时钟线短400mil,这样做可行吗?我参考的是网上的DDR layout guide 中文版
另外,我在资料中看到, “数据信号组的走线长度与时钟信号线的误差为+-500mil,组内同一信道的信号线走线误差为+-50mil(+-25mil)最好,从而可以得到,组内不同信道的走线误差为+-1000mil,相同信道的DQS一般走线在DQ中间。”于是DQ0~DQ7、DQS0、DM0和DQ8~DQ15、DQS1、DQM1相差了大概100mil,这么做可以吗?




关键词: 大虾     帮我     看看     我的     布线     约束    

菜鸟
2011-10-06 20:06:17    评分
2楼
不懂啊,没有做过

菜鸟
2011-11-10 10:32:33    评分
3楼

不必要等长啊


助工
2011-11-21 14:23:05    评分
4楼
什么不必要等长啊?

菜鸟
2011-12-01 20:06:42    评分
5楼

楼主,有结果了么。我情况和你差不多,没谱啊。。。纠结


助工
2012-03-08 20:32:57    评分
6楼

木有呢,貌似得自己算啊


共6条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]