这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 【应用手册】理解Altera CPLD中的时钟

共1条 1/1 1 跳转至

【应用手册】理解Altera CPLD中的时钟

高工
2012-04-06 16:18:32     打赏
理解Altera CPLD中的时钟
本应用笔记介绍了MAX® II 和MAX V 器件中的外部与内部时序参数以及时序模型。
Altera® 器件提供了与仿真到应用相符合的可预测器件性能。在进行器件编程前,您可以确定设计中最差情况下的时序延迟。
您可以使用以下几种方式来估算传播延迟:
■ Quartus® II TimeQuest 时序分析器
■ 本应用笔记提供的时序模型
■ MAX II器件手册的DC and Switching Characteristics 章节和MAX V器件手册的DC and Switching Characteristics for MAX V Devices 章节中列出的时序参数。详见an629_CN.pdf



关键词: 应用     手册     理解     Altera     中的     时钟    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]