OpenVINOTM,给你看得见的未来!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 【白皮书】40nm风险可控工艺在军事应用上的优势

共1条 1/1 1 跳转至

【白皮书】40nm风险可控工艺在军事应用上的优势

高工
2012-04-16 08:57:32    评分
【白皮书】40nm风险可控工艺在军事应用上的优势
芯片制造工艺在发展过程中每一个技术节点上都面临着极大的新技术挑战。以前,摩尔定律预言业界对需求有稳步增长,总是有买家购买密度越来越高的FPGA,因此,可以逐步克服这些挑战。军事设计人员根据设计任务中数字逻辑性能 ( 价格敏感程度) 的关键程度而采用高密度逻辑器件以减小体积、重量和功耗,他们既是设计的“早期使用者”又是“追随者”,在整个设计周期中都可以发现他们的身影。
随着芯片制造技术向尺寸更小的新工艺技术节点迈进, Altera 等制造商和数字设计人员都需要做出有一定风险的决定。Altera 要保证在合适的时间以合适的价格启动下一工艺节点 ,而设计人员需要的是功能和性能的提高能够抵消复杂的设计工艺和芯片交付进度所带来的风险。这些要求促使加速开发40-nm 芯片,在2009 年年初为军事用户提供密度更高、速度更快的收发器技术。军事用户可以放心的是,在制造设计和产品上已经采用了标准风险管理工艺。在40-nm FPGA 的风险和机遇问题上与军事客户及时沟通, Altera 帮助数字设计人员有效的衡量在国防电子领域采用大容量高功效器件时的风险和机遇。详见wp-01063_CN.pdf



关键词: 白皮书     风险     可控     工艺     军事     用上     优势    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]