【解析新特性】300W单路输出工业电源>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 【白皮书】采用带有收发器的全系列40-nm FPGA 和ASIC 实现创新设计

共1条 1/1 1 跳转至

【白皮书】采用带有收发器的全系列40-nm FPGA 和ASIC 实现创新设计

高工
2012-04-20 20:54:07    评分
【白皮书】采用带有收发器的全系列40-nm FPGA 和ASIC 实现创新设计
人们对宽带服务的带宽要求越来越高,促使芯片供应商使用更多的高速串行收发器。因此,下一代应用采用了多种数据速率,从几Mbps 到数百Gbps,在一种设备中集成了多种协议和服务。以太网等迅速发展的标准以及对提高数据速率的需求使得高速收发器成为主要的性能判定依据。标准单元ASIC 和ASSP 不具有人们需要的灵活性,其成本和风险无法让用户及时实现技术创新。本文介绍带有收发器的全系列40-nm FPGA和ASIC,发挥前沿技术优势,在前一代创新基础上,解决下一代系统难题。详见wp-01078-stratix-iv-gt-40nm-transceivers_CN.pdf



关键词: 白皮书     采用     带有     收发器     全系列     40-nm         

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]