【白皮书】采用28-nm FPGA切实降低SEU
相对于ASIC，采用FPGA 设计的系统有明显的优势，例如，快速工艺技术改进和设计创新等，支持在高可用性、高可靠性和安全关键系统中使用FPGA。 然而，技术进步也带来了其他影响，例如，对于以前可以忽略的软错误，现在却非常敏感。 由单事件干扰(SEU) 导致的这些软错误不是破坏性的，系统不需要停止工作就能够纠正软错误。 本白皮书介绍为Altera ®Stratix V ® FPGA 开发的增强SEU 降低技术怎样通过强大的技术路线来解决软错误系统难题。详见wp-01135-stxv-seu-mitigation_CN.pdf。
| 有奖活动 | |
|---|---|
| 硬核工程师专属补给计划——填盲盒 | |
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音！ | |
| 高校联络员开始招募啦！有惊喜！！ | |
| 【工程师专属福利】每天30秒，积分轻松拿！EEPW宠粉打卡计划启动！ | |
| 送您一块开发板，2025年“我要开发板活动”又开始了！ | |
我要赚赏金
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
