这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 【求助】54xxDSP 硬件配置PLL问题

共1条 1/1 1 跳转至

【求助】54xxDSP 硬件配置PLL问题

高工
2012-09-12 15:16:52     打赏
有三个引脚用于配置dsp的PLL,分别是CLKMD1、CLKMD2、CLKMD3.
分别为0、0、0时内部PLL时钟应该是晶振频率X5才对。可我实测CLKOUT的频率只有2.5M。
这是什么原因?
三个引脚设置成101的时候,CLKOUT输出应该是20M才对,可实测却是10M。

我的示波器带宽300M,探针带宽16M。感觉跟这个没什么关系,探针不行最多信号失真而已

求高手解答。

我是看到什么地方就想着怎样去试验这个东西,到底还需要设置什么东西倒没考虑。
是不是还有别的影响啊?



关键词: 求助     54xxDSP     硬件     配置     问题    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]