事情是这样的。
我QII建立一个EEPWFpgaDIY的工程。
然后再工程中添加了两个Verilog文件，一个是LED一个是数码管。即两个Module
然后，TopLevel是EEPWFpgaDIY，两个独立的模块LED和数码管。
不做任何设置，然后编译。然后报错：
Error (12007): Top-level design entity "EEPWFpgaBoard" is undefined
这个号理解，没有顶层设计。
我的问题是，怎样将建好的两个module加到顶层设计中？
问问题还是论坛发帖，QQ群里边老跑题
| 有奖活动 | |
|---|---|
| 硬核工程师专属补给计划——填盲盒 | |
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音！ | |
| 高校联络员开始招募啦！有惊喜！！ | |
| 【工程师专属福利】每天30秒，积分轻松拿！EEPW宠粉打卡计划启动！ | |
| 送您一块开发板，2025年“我要开发板活动”又开始了！ | |
我要赚赏金
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
