请师兄师弟们上传用FPGA产生PWM信号控制LED明暗的例程,最好加上注析,不胜感激....


module Led( clk, rst_n, out );
input clk, rst_n;
output out;
reg[5:0] out;
reg[15:0] count, pwm; //周期,脉宽
// PWM周期数累加
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
begin count <= 16'h0; end
else
begin count <= count + 1'b1; end
end
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
begin out <= 6'h3f; end
else
begin
if(count[15] == 1) //周期数清0
count <= 16'h0;
else
begin
if(count < pwm)
out <= 6'h3f;
else
out <= 6'h00;
end
end
end
always @(posedge count[14] or rst_n)
begin
if(!rst_n)
begin pwm <= 16'h0; end
else
begin
pwm <= pwm + 1'b1;
if(pwm[13] == 1)
begin
pwm <= 16'h0;
end
end
end
endmodule

module Led( clk, rst_n, out );
input clk, rst_n;
output out;
reg[5:0] out;
reg[15:0] count, pwm; //周期,脉宽
// PWM周期数累加
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
begin count <= 16'h0; end
else
begin count <= count + 1'b1; end
end
always @(posedge clk or negedge rst_n)
begin
if(!rst_n)
begin out <= 6'h3f; end
else
begin
if(count[15] == 1) //周期数清0
count <= 16'h0;
else
begin
if(count < pwm)
out <= 6'h3f;
else
out <= 6'h00;
end
end
end
always @(posedge count[14] or rst_n)
begin
if(!rst_n)
begin pwm <= 16'h0; end
else
begin
pwm <= pwm + 1'b1;
if(pwm[13] == 1)
begin
pwm <= 16'h0;
end
end
end
endmodule
无法编译,或有没有更好的例程,谢谢...

回复
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
分享汽车通信和多媒体总线结构被打赏20分 | |
【我踩过的那些坑】结构堵孔导致的喇叭无声问题被打赏50分 | |
NUCLEO-U083RC学习历程38+串口通过队列的方式输出两个字符串被打赏20分 | |
【我踩过的那些坑】分享一下调试一款AD芯片的遇到的“坑”被打赏50分 | |
电流检测模块MAX4080S被打赏10分 | |
【我踩过的那些坑】calloc和malloc错误使用导致跑飞问题排查被打赏50分 | |
分享电控悬架的结构与工作原理(一)被打赏20分 | |
多组DCTODC电源方案被打赏50分 | |
【我踩过的那些坑】STM32cubeMX软件的使用过程中的“坑”被打赏50分 | |
新手必看!C语言精华知识:表驱动法被打赏50分 |