EEPW论坛

    秀一下到货的样子先  元器件有五个小包 电阻电容都会都给几个的。不要把CPLD的引脚弄弯了。

照的不错，抓紧时间焊接吧！

焊接中的照片 我觉得我还是有强迫症，必须要把电阻电容字体方向一致，这样才更美观。

焊接的注意事项：

1、焊的时候注意晶振不要顶盖不要和下面焊盘短路，晶振的顶盖和右下的引脚都是地，如果短路，会出现程序可以下进去但是没有现象。

2、焊主芯片的时候要选用好的助焊剂。出现冒烟或者火星一定要断电。

3、D1横线在左边， U9 U5 晶振 字体正着，U3 字体倒着，U2 从右边字体是正的，保险没有正负。

4、焊好上电一定要检查3.3v 5v 是不是和地短路。

接下来上电之后是我万万没有想到的，刚开始的时候已经把流水灯，数码管，和1602的实验都实现了，到按键的实验时，第一次出现了冒火星，刚开始一直是以为管脚焊接时出现了短路，但是连续很多次，管脚都检查的是不短路，上电的时候会冒烟出现火星，然后3.3V就和地短路了，一直想不出原因来，后来群里的一个朋友提醒我助焊剂的问题，我才上网百度了一下。不少同学都看了我拍的冒烟火星实录，忽略我激动时候的语气词吧。原因也基本找到了，是因为用得坑爹的助焊膏，这种生产鞋油的厂商生产的助焊膏还是不要再用了。下面是我从网上搜到的类似的情况的。

我是去电子市场重新买的CPLD的片子，15块钱，想想活动提供的器件包还真是便宜，然后重新焊上，之后发现焊锡膏的问题，这时我拿洗板水一个管脚一个管脚的清洗，然后继续上电，二十秒后再次冒烟，这次情况明显有了好转，实在没办法，拿热风枪吹了，之前已经吹五次了都，然后拿洗板水好好洗干净，重新焊上。然后测量不短路，继续上电，这次不再冒烟，现在板子应该没有问题了吧 （已经有上电冒烟的阴影了），接下来先把51提供的程序下载下来跑一跑。

MUX II数据手册下载地址：http://www.altera.com.cn/literature/lit-max2.jsp

EPM240T100C5N IC 引脚介绍：

（1）VCC = 3.3V， GND = 0V

（2）4个CLK全局时钟接口至少有一个输入作为驱动时钟

（3）JTAG接口，用来烧录代码

注意：MUX II 可以不用外部晶振，因为MUX II 内部有一块UFM，可作为内部晶振，能够达到10M的频率（不是很准确）

（1）电源模块

a) 由于CPLD内核工作需要3.3V电压，因此电源模块需要能提供3.3V电源，由AMS1117-3.3直接产生，供给FPGA VCCIO。电路图如下所示：

b) 由于PLD工作频率之高，为了得到更稳定的时候，更稳定的工作状态，提供更稳定的电源，需要在每个VCC接口下拉一个104的电容。如下图所示：

关于并联电容有如下作用：

此处为去耦电容，去藕电容就是起到高频信号提供回流路径，就是去除高频耦合，满足驱动电路电流的变化，避免相互间的耦合干扰 ；同时也有滤波的作用（根据TI的模拟设计方案，若是几百兆的频率工作，最好同时并联103一下的电容，已达到更好的状态）。

（2）时钟模块

时钟是CPLD工作的必须条件(除非在要求不高的场合，使用内部UFM)，用50MHz的晶振产生时钟源，供给CPLD，作为驱动时钟。其电路如下所示：

（3）复位模块

考虑到电路的稳定性，工作的可控性，在电路板中一般都设定复位模块，来实现硬件的异常复位或者重新开始工作。具体电路图如下所示：

注意：复位信号与CPLD的全局时钟输入IO相连，这并不意味着只能连全局时钟，只是全局时钟连接能够达到更大的同步性以及可控性，而一般IO是具有局部性，在时序要求相当严格的场合，这样更保险。

（4）JTAG模块

保证一个模块的运行，这理所当然需要一个灵魂。而这个灵魂的通道，就是JTAG接口。JTAG和PC通信，烧录配置信息。具体电路图如下所示：

（1）每一个VCC的去耦电容要尽可能靠近端口，以达到更好的去耦效果

（2）JTAG接口4条信号线，大致保持等长，保证信号完备性

（3）晶振尽可能靠近IC，CLK输入信号线不能与IO信号线平行

（4）电源尽量做到数模隔离，减少干扰

（5）必要时加上防短路电路