EEPW论坛

最近写了32路滤波器模块，抽头系数8+2倍内插；

设成顶层，想要后仿真，结果悲剧了--------------------->

map的时候提示：

ERROR:Pack:2309 - Too many bonded comps of type "IOB" found to fit this device.

ERROR:Map:237 - The design is too large to fit the device.  Please check the Design Summary section to see which resource requirement for your design exceeds the resources available in the device. Note that the number of slices reported may not be reflected accurately as their packing might not have been completed.

资源利用表：

IO Utilization:

  Number of bonded IOBs:                       963 out of     720  133% (OVERMAPPED)

怎么可能都没了啊？V6啊

提出几个问题，希望大家来探讨：

1、这个io应该是可编程输入输出单元吧，也就是说和外界的接口？

2、仿真可能存在问题，工程中的模块不能做顶层后仿真，占用了FPGA管脚资源？

3、遇到这个问题，该怎么解决？

4、预案一：采用多相滤波结构。