共3条
1/1 1 跳转至页
申请制作fpga板子
很抱歉,你的申请暂时没有通过,请根据申请要求进行申请,请参考http://forum.eepw.com.cn/thread/231390/1
我选择第二种方案:申请PCB板,购买组委会提供的元器件包
实验名称:设计信号发生器
==========================================
实验概要
实现功能:
产生正弦波,三角波,方波,并且可以调他们的频率,幅值,占空比等
实验步骤:
1.对CPLD进行一个系统的学习...
2.参考其他参与者的作品设计、网上的资料文献...
3.设计焊接,将例程进行学习、深入...
4.在前人基础上进行创新,完成预定的目标......
============================================Verilog HDL是接触不久,想通过贵网站的DIY活动实现这个实验,能熟练掌握CPLD对各种外设、总线的操作。自己的方向是图像采集与显示,也想为以后的FPGA学习打下基础。希望我能从这次活动中有所收获。
共3条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |
我要赚赏金
