EEPW论坛

最近一直在整ADI的ADC芯片AD9265，之前发过它的配置，配置上还是很容易，但是要真正的得到好的效果，还是比较困难，虽然目前问题还没有全部解决完，还是可以说一说！

1、在PCB设计上，ADC的数据引脚走线要等长，

2、ADC的采样时钟相位噪声很低，这个需要调节你的PPL的环路滤波器，然后用频谱仪慢慢测咯。

3、FPGA端的采样时钟的相位可以通过DCM调整到最佳，

4、ADC的DCO时钟输出，效果不太理想，可以将PLL的输出同时送到FPGA和ADC。

现在问题是输入相同的信号，ADC性能不稳定，时好时坏，需要调节每一个数字引脚的延迟