网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » DIY与开源设计 » 电子DIY » 在编写verilog前，是不是要先画出原理图或先进行原理图的仿真

共4条 1/1 1 跳转至页

在编写verilog前，是不是要先画出原理图或先进行原理图的仿真

philexqk
菜鸟
2014-04-22 10:36:52     打赏
在编写verilog前，是不是要先画出原理图或先进行原理图的仿真
回复
收藏
0

jobs
院士
2014-04-22 21:36:29     打赏
2楼

这个问题如何回答啊~~

要是没有原理图，没有思想，那楼主您编写的目的是什么啊？实现什么功能啊~~


评论
philexqk
菜鸟
2014-04-23 10:27:17     打赏
3楼
我的意思是说，是不是在写程序前，先仿真，然后把所有功能都实现了，然后再进行编程。

评论
51FPGA
高工
2014-04-25 09:38:51     打赏
4楼
编写前可以先画画电路，可以不仿真，编写程序后在仿真就可以了。

评论
共4条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]