这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » DIY与开源设计 » 电子DIY » 在编写verilog前,是不是要先画出原理图或先进行原理图的仿真

共2条 1/1 1 跳转至

在编写verilog前,是不是要先画出原理图或先进行原理图的仿真

菜鸟
2014-04-22 10:36:52     打赏
在编写verilog前,是不是要先画出原理图或先进行原理图的仿真

菜鸟
2014-04-23 10:27:17     打赏
2楼
我的意思是说,是不是在写程序前,先仿真,然后把所有功能都实现了,然后再进行编程。

共2条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]