这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » DSP系统设计100问之.时钟电路选择原则

共1条 1/1 1 跳转至

DSP系统设计100问之.时钟电路选择原则

工程师
2014-08-22 13:07:06     打赏


1,系统中要求多个不同频率的时钟信号时,首选可编程时钟芯片; 



2,单一时钟信号时,选择晶体时钟电路; 



3,多个同频时钟信号时,选择晶振; 



4,尽量使用DSP片内的PLL,降低片外时钟频率,提高系统的稳定性; 



5,C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片内无振荡电路,不能用晶体时钟电路; 



6,VC5401、VC5402、VC5409和F281x等DSP时钟信号的电平为1.8V,建议采用晶体时钟电路 


共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]