这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » MCU » 嵌入式电子工程师笔试题

共1条 1/1 1 跳转至

嵌入式电子工程师笔试题

高工
2014-09-14 20:44:30     打赏

北京XX公司笔试题,2013 10于中关村软件园

1、 基尔霍夫定律的内容?

电流定律:在集总电路中,任何时刻,对任一节点,所有流出节点的支路电流的代数和恒等于零。 电压定律:在集总电路中,任何时刻,沿任一回路,所有支路电压的代数和恒等于零。

2、 SetTime、Hoidtime

建立时间(setup time)是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T 时间到达芯片,这个T 就是建立时间Setup time。简而言之,时钟边沿触发前,要求数据必须存在一段时间,这就是器件需要的建立时间。

如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。

hold time

保持时间(hold time)是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。简而言之,时钟边沿触发后,数据也必须保持一段时间,以便能够稳定读取,这就是器件需要的保持时间。如果hold time 不够,数据同样不能被打入触发器。

3、 嵌入式系统上电没反应,首先应检查什么?

电源,查看单片机各引脚电压值是否正确;查看晶振是否正常工作,可以用示波器查看;查看最小系统有无接错,断路等毛病,用万用表。

4、 电阻、电容的选型需要考虑什么?

电阻主要考虑阻值,耗散功率,偏差等,还有温度系数,噪声,小电阻还要考虑最大电流,大电阻还要考虑耐压等等,

电容主要考虑耐压,容量,频率特性,内阻等等。

5、 DRAM的种类?DDR3设计中的注意事项?

SDRAM是同步動態隨機存取記憶體(Synchronous DRAM);DRDRAM(Direct Rambus DRAM);DDR SDRAM(Double Data Rate SDRAM)  就是將資料傳送速率增加為SDRAM的2倍;DDR2 SDRAM  此種記憶體採用與DDR類似的方式設計,但採用時脈由533MHz起跳,因此可達到更高的資料傳輸,提高PC效能。同時DDR2也會更省電,將能節省各種電腦的耗電量。

先看DDR2和DDR3的不同点 数据率

DDR2 400Mb/s – 800+Mb/s DDR3 800Mb/s – 1600+Mb/s 电平  

DDR2 1.8V (对低功耗有1.5V) DDR3 1.5V (对低功耗有1.35V) 驱动阻抗

DDR2 18Ω & 34Ω

DDR3 34Ω & 40Ω(可能会有48Ω) Strobe类型

DDR3 DQS (DQ Strobe) 只有差分 DDR1 strobes 为单端信号

DDR2 strobes 有单端,也有差分 单端信号会增加额外的Derating 差分strobe的好处 抑制共模信号,抗干扰 更高的电压裕量

减小了因上升下降沿不对称引起的占空比抖动,改善时序 DDR3的驱动能力

DDR3 驱动有34欧姆和40欧姆

DDR3 使用ZQ进行驱动校验,使公差更小 34欧姆驱动一般用于2根插槽的系统 对点到点的拓扑,40欧姆比较合适 DDR3的ODT

有20, 30, 40, 60, & 120 欧姆

使得对于不同的拓扑有更灵活的配置 (如2个插槽的系统) 动态的ODT对2个插槽的系统也很有用

对于点对点的拓扑,60欧姆是比较合适的选择,有时候也使用120欧姆的。 新增TVAC的要求:  

信号必须在VIH(ac)以上,VIL(ac)以下保持一定的时间 这段时间叫做TVAC,它是跟信号转化速率相关的 即使时序裕量是不满足,TVAC的要求也必须满足。

6、 USB2.0的特点?设计中的注意事项?

这里有必要先说清楚一下USB2.0规范的由来。USB2.0技术规范是有由Compaq、Hewlett Packard、Intel、Lucent、Microsoft、NEC、Philips共同制定、发布的,规范把外设数据传输速度提高到了480Mbps,是USB 1.1设备的40倍!USB2.0可以使用原来USB定义中同样规格的电缆,接头的规格也完全相同,在高速的前提下一样保持了USB 1.1的优秀特色,并且,USB 2.0的设备不会和USB 1.X设备在共同使用的时候发生任何冲突。

在进行USB设计时,需要考虑许多特性:是选择低速、全速还是高速传输速率;采用A型还是B型连接器;功耗、兼容性测试以及设备类型选择。

7、 什么是差分信号?与单端信号相比有哪些优点?设计中需要注意的事项?

差分传输是一种信号传输的技术,区别于传统的一根信号线一根地线的做法,差分传输在这两根线上都传输信号,这两个信号的振幅相等,相位相反。在这两根线上的传输的信号就是差分信号。信号接收端比较这两个电压的差值来判断发送端发送的是逻辑0还是逻辑1。

1、抗干扰能力强。抑制共模干扰,干扰噪声一般会等值、同时的被加载到两根信号线上,而其差值为0,即,噪声对信号的逻辑意义不产生影响。

2、能有效抑制电磁干扰(EMI)。由于两根线靠得很近且信号幅值相等,这两根线与地线之间的耦合电磁场的幅值也相等,同时他们的信号极性相反,其电磁场将相互抵消。因此对外界的电磁干扰也小。

3、时序定位准确。差分信号的接受端是两根线上的信号幅值之差发生正负跳变的点,作为判断逻辑0/1跳变的点的。而普通单端信号以阈值电压作为信号逻辑0/1的跳变点,受阈值电压与信号幅值电压之比的影响较大,不适合低幅度的信号。

在电路板上,差分走线必须是等长、等宽、紧密靠近、且在同一层面的两根线。

8、 音频Codec(MIC)电路在设计中有哪些注意事项?

在输入或者输出端放置电容都是为了隔离直流分量的原因。通常情况下,这个隔直电容可以和后段的阻抗构成一个高通滤波器。由于音频信号频率为20Hz~20kHz,所以为了保证不损失音频信号,需要根据输入或者输出阻抗的不同选择适合的电容。音频信号前加入隔直电容主要一是为了滤掉直流分量;二则为了和其输入阻抗匹配形成高通滤波电路。

mic的地方么?电容值只是决定高通滤波截至频率的一个方面而已,实际效果还是要看,电容之后的输入端的阻抗是多少,以mic输入端而已,不同的芯片会有不同的输入阻抗,而且还与输入端的放大倍数设置情况有关,一般放大倍数越大,阻抗越小。具体情况要看芯片的规格说明。100n是个普遍用的值,一般没有什么问题就不用改了。

原则上在话音应用中,应该将截至频率控制在200Hz左右,太低了会导入较多的低频噪声,可能会使通话对方听到的底噪变大。因为一般情况下,环境噪声中有较多的低频分量。太高了会损害有用的话音信号。但是具体的时候,只有没什么问题就不用太关注这个值,大致差不多就好了。当然如果声音比较差,就要去分析看看需不需要根据实际情况作更改。就mic而言,假如你需要做cta音频测试,但是上行的信号的低频分量一直太高,软件没办法调节到要求值,可能就需要把这个频率往上抬高些。

反正个人觉得,问题总是要先搞清楚工作原理,然后根据实际情况进行具体操作,大部分的设计都没有说什么样一定好的,一定不好的。

音频外围电路设计注意事项


   在应用GTM900 模块进行外围电路及PCB 板设计时,为取得到较好的声音效果,

除了各功能模块的区分和隔离,还请注意以下事项。

  1. 首先电源部分,需要提供足够的电流和尽量减少电源的纹波。

   因为在通过模块进行GSM 语音通信过程中,需要消耗较大的电流。如果DC/DC 转换的电流供应不足或电压供应不当,由于GSM 在时域内的突发脉冲,GTM900 模块的电源“VBAT”上将会产生较大的纹波,其频率主要集中在217HZ 上,从而形成音频噪声,也称作TDMA 噪声。

优化和消除的办法是:




关键词: 电子工程师笔试题    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]