【解析新特性】300W单路输出工业电源>>
电子产品世界 » 论坛首页 » 企业专区 » Xilinx » xilinx (zynq)JTAG接口上下拉电阻该如何配置合适?

共2条 1/1 1 跳转至

xilinx (zynq)JTAG接口上下拉电阻该如何配置合适?

高工
2014-09-18 10:04:04    评分
“xilinx (zynq)JTAG接口上下拉电阻该如何配置合适?”
TDI/TDO/TCK/TMS/TRST这几个口哪几个需要上拉,哪几个需要下拉?多大的电阻值合适呢?

参考了zedboard上的设计,上面看到的是TDI/TMS/TCK接了上拉100K,TRST接了10K上拉,TDO没接;但网上查阅了JTAG电路的设计规范,其建议如下图


因此心中产生了两个疑问,一是zedboard的100k上拉电阻是否过大;二是TCK引脚接上拉还是下拉合适。
如果官方资料上有这一块的描述还请提示下,我自己没有找到。谢谢~


工程师
2014-09-18 10:41:01    评分
2楼
这个也看不到图

共2条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]