网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 企业专区 » Xilinx » xilinx (zynq)JTAG接口上下拉电阻该如何配置合适？

共1条 1/1 1 跳转至页

xilinx (zynq)JTAG接口上下拉电阻该如何配置合适？

simonmao8385
高工
2014-09-18 10:04:04     打赏
“xilinx (zynq)JTAG接口上下拉电阻该如何配置合适？”
TDI/TDO/TCK/TMS/TRST这几个口哪几个需要上拉，哪几个需要下拉？多大的电阻值合适呢？

参考了zedboard上的设计，上面看到的是TDI/TMS/TCK接了上拉100K，TRST接了10K上拉，TDO没接；但网上查阅了JTAG电路的设计规范，其建议如下图


因此心中产生了两个疑问，一是zedboard的100k上拉电阻是否过大；二是TCK引脚接上拉还是下拉合适。
如果官方资料上有这一块的描述还请提示下，我自己没有找到。谢谢~

回复
收藏
0

共1条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]
-

嵌入式开发

STM32

MCU

FPGA

软件与操作系统

RISC-V

国产MCU

-

综合技术

-

DIY与开源设计

-

行业应用

-

活动中心

-

高校专区

-

休闲专区

-

企业专区

-

论坛服务

—
—
—
版
块
导
航