EEPW论坛

在印制电路方面也可以采取系列措施来降低干扰。印制电路板的设计对单片机系统能否抗干扰非常重要。要本着尽量控制噪声源、尽量减小噪声的传播与耦合，尽量减小噪声的吸收这三大原则设计印制电路板和布线。当你设计单片机用印制电路板时，不仿对照下面的条条检查一下。


印制电路板要合理区分，单片机系统通常可分三区，即模拟电路区(怕干扰)，数字电路区(即怕干扰、又产生干扰)，功率驱动区（干扰源）。 
印刷板按单点接电源、单点接地原则送电。三个区域的电源线、地线由该点分三路引出。噪声元件与非噪声元件要离得远一些。 
时钟振荡电路、特殊高速逻辑电路部分用地线圈起来。让周围电场趋近于零。 
i/o驱动器件、功率放大器件尽量靠近印刷板的边，靠近引出接插件。 
能用低速的就不用高速的,高速器件只用在关键的地方。 
使用满足系统要求的最低频率的时钟，时钟产生器要尽量靠近用到该时钟的器件。 
石英晶体振荡器外壳要接地，时钟线要尽量短，且不要引得到处都是。 
使用450的折线布线，不要使用900折线,以减小高频信号的发射。 
单面板、双面板，电源线、地线要尽量的粗。信号线的过孔要尽量少。 
4 层板比双面板噪声低20db。6层板比4层板噪声低10db。经济条件允许时尽量用多层板。 
关键的线尽量短并要尽量粗，并在两边加上保护地。将敏感信号和噪声场带信号通过一条扁带电缆引出的话，要用地线-信号-地线......的方式引出。 
石英振荡器下面、噪声敏感器件下面要加大地的面积而不应该走其它信号线。 
任何信号线都不要形成环路，如不可避免，环路应尽量小。 
时钟线垂直于i/o线比平行于i/o线干扰小，时钟线要远离i/o线。 
对a/d类器件，数字部分与模拟部分宁可绕一下也不要交叉。噪声敏感线不要与高速线、大电流线平行。 
单片机及其它ic电路，如有多个电源、地端的话，每端都要加一个去耦电容。 
单片机不用的i/o端口要定义成输出。 
每个集成电路要加一个去耦电容，要选高频信号好的独石电容式瓷片电容作去耦电容。去耦电容焊在印制电路板上时，引脚要尽量短。 
从高噪声区来的信号要加滤波。继电器线圈处要加放电二极管。可以用串一个电阻的办法来软化i/o线的跳变沿或提供一定的阻尼。 
用大容量的钽电容或聚脂电容而不用电解电容作电路充电的储能电容。因为电解电容分布电感较大，对高频无效。使用电解电容时要与高特性好的去耦电容成对使用。

需要时，电源线、地线上可加用铜线绕制铁氧体而成的高频扼流器件阻断高频噪声的传导。 

弱信号引出线、高频、大功率引出电缆要加屏蔽。引出线与地线要绞起来。 
印刷板过大、或信号线频率过高，使得线上的延迟时间大于等于信号上升时间时，该线要按传输线处理，要加终端匹配电阻。 
尽量不要使用ic 插座，把ic直接焊在印刷板上，ic座有较大的分布电容。