EEPW论坛

W7500P同W7500不同点在于其内部将PHY也通过SOC工艺集成进去，使得通过单芯片实现全硬件TCP/IP协议栈接入以太网成为可能，同时也为开发者提供了一套更为简洁的以太网接入方案，简化了硬件单路，优化了设计成本。

W7500P同W7500不同点在于其内部将PHY也通过SOC工艺集成进去，使得通过单芯片实现全硬件TCP/IP协议栈接入以太网成为可能，同时也为开发者提供了一套更为简洁的以太网接入方案，简化了硬件单路，优化了设计成本。



W7500P实现了“MCU + 全硬件TCP/IP协议栈 + MAC + PHY” 支持TCP, UDP, IPv4, ICMP, ARP, IGMP 以及 PPPoE协议，满足用户对整体设计方案的需求。

特点
ARM Cortex-M0

• 最大时钟频率 48MHz

• 8个socket
• 每个socket拥有最大32KBSRAM
• MII（介质无关接口）

• Flash：128KB
• SRAM：16KB到48KB（如32KB socket 缓存已用，最小可用16KB，如果socket缓存未用，最大可用48KB）
• 用于Boot程序存储的ROM：6KB

• POR（上电复位）
• 稳压器：3.3V到1.5V
• 8到24MHz的外部晶体振荡器
• 内部内部8MHz的阻容振荡器
• 用于CPU时钟的锁相环

• 12bit，8ch，1Msps

DMA

• 6路DMA 控制器
• 外设: UARTs, SPIs

GPIO

• 53 I/Os (16 IO x 3ea, 5 IO x 1ea)

调试方式

• 串行调试 (SWD)

定时器/PWM

• 看门狗*1 (32位减法计数器)
• 计时器*4 (32位或16位减法计数器)
• PWM*8 (带有6位可编程预分频器的32计数器/定时器)

通讯接口

• 3 UART (2个带有FIFO及流控的 UART, 1 个单UART)
• 2 SPI
• 2 I2C (主/从, Fast-mode (400 kbps))http://www.iwiznet.cn/uploadfile/2015/1103/20151103044818940.pdf

加密

• 1 RNG (随机数生成器): 32位随机码

封装 : 64 TQFP (7×7 mm)W7500P参考手册A_V1.0.0 qq2991569633.pdf