电子产品世界 » 论坛首页 » 综合技术 » 电源模拟 » 精密ADC的滤波器设计挑战和需考虑因素


共2条 1/1 1 跳转至

精密ADC的滤波器设计挑战和需考虑因素

菜鸟
2018-07-25 11:59:26    评分

精密的模数转换器可能有点难理解,这里有一些指导分享给大家。

介绍

精密模数转换器广泛用于许多应用,例如仪表和测量,PLM,过程控制和电机控制。电流SAR ADC在x-MSPS时的分辨率可达18位甚至更高,而Σ-Δ型ADC在数百kSPS时的分辨率可达24或32位。用户在限制信号链噪声(如实现滤波器)方面面临越来越多的困难,以利用高性能ADC而不会限制ADC的功能。

本文讨论了在ADC信号链中实现模拟和数字滤波器以实现最佳性能所涉及的设计挑战和注意事项。如图1所示,数据采集信号链可以利用模拟或数字滤波技术,甚至两者的组合。由于精密SAR和Σ-Δ型ADC通常在第一奈奎斯特区内采样,因此本文将重点介绍低通滤波器。本文不打算解决特定的低通滤波器设计技术,而是应用于ADC电路。

 

图1.通用数据采集信号链。

 

理想和实用的过滤器

理想的低通滤波器应具有陡峭的过渡带和通带中出色的增益平坦度,如图2中的砖墙虚线所示。此外,阻带衰减应将任何残余的带外信号减少到零。一些常用的实际滤波器的响应如图2中的彩色线所示。如果通带增益不平坦或呈现波纹,则该响应可能会缩放基波信号。阻带的衰减不是无限的,这限制了带外噪声的筛选。还可以存在没有陡峭衰减的过渡带,这降低了截止频率附近的噪声衰减。此外,所有非理想滤波器都会引入相位延迟或群延迟。

 

图2.理想滤波器与实际滤波器幅度响应。

 

模拟滤波器与数字滤波器

模拟低通滤波器可以在ADC转换之前消除来自信号路径的高频噪声和干扰,以帮助避免使用混叠噪声污染信号。它还消除了超出滤波器带宽的过驱动信号的影响,以避免调制器饱和。在输入过压的情况下,模拟滤波器还会限制输入电流并衰减输入电压。因此,它可以保护ADC的输入电路。靠近满量程信号的噪声峰值有可能使ADC的模拟调制器饱和。它们必须使用模拟滤波器进行衰减。

由于数字滤波在转换后发生,因此可以消除转换过程中注入的噪声。在实际应用中,采样率远高于奈奎斯特定理所指示的基本信号频率的两倍。因此,可以利用后置数字滤波器来降低转换过程中注入的噪声(如信号带宽外的输入噪声,电源噪声,参考噪声,数字接口噪声馈送,ADC芯片热噪声或量化噪声)滤波技术可实现更高的信噪比,甚至更高的分辨率。

表1简要列出了模拟滤波器与数字滤波器的优缺点。

 

表1.模拟滤波器与数字滤波器


image.png


RC抗混叠滤波器与ADC前端接口的局限性


在模拟文章“ 精密SAR模数转换器的前端放大器和RC滤波器设计 ”中,Alan Walsh介绍了AD7980  ADC 的RC滤波器应用示例,  如图3所示。

计算出的RC滤波器构成一个截止带宽为3.11 MHz的低通滤波器。但是,有些半导体设计人员可能会发现3.11 MHz远大于100 kHz的输入信号,因此滤波器无法有效降低带外噪声。为了获得更高的动态范围,他们可以用590Ω代替电阻,以获得100 kHz,-3 dB的带宽。这种方法存在两个主要问题。由于示例AD7980 ADC的通带衰减更多,100 kHz左右的幅度衰减高达30%,因此信号链精度将大大降低。较小的带宽意味着较长的建立时间,这使得AD7980的内部采样和保持电容无法在指定的采集时间内完全充电,以进行下一次有效转换。这导致ADC转换的精度降低。

设计人员应确定ADC前面的RC滤波器可以在目标采集时间内完全稳定。这对于需要更大输入电流或具有相同较小输入阻抗的精密ADC尤其重要。某些Σ-Δ型ADC在无缓冲输入模式下具有最大输入RC值要求。具有较大电阻或电容的超窄带低通滤波器可以添加到输入放大器前面,通常具有较大的输入阻抗。或者,可以选择具有极高输入阻抗的ADC,例如具有  500MΩ  输入阻抗的ADAS3022

图3.使用AD7980 16位,1 MSPS ADC的RC滤波器。

 

1.多路采样信号链的滤波器建立时间

当在信道之间切换时,多路复用输入信号通常由大步长组成。在最坏的情况下,一个通道处于负满量程,而下一个通道处于正满量程(见图4)。在这种情况下,当多路复用器切换通道时,输入步长将是ADC的整个范围。

多路复用器之后的单个滤波器可用于通道,这使得设计更简单且成本更低。如上所述,模拟滤波器总是引入建立时间。每次多路复用器在通道之间切换时,必须将该单个滤波器再充电到所选通道的值,从而限制了吞吐率。为了更快的吞吐率,可以选择多路复用器前面的每个通道的一个过滤器,但这需要更高的成本。

 

图4.多路复用输入信号链。

 

2.通带平坦度和过渡带限制与噪声

遇到高噪声水平的应用,特别是那些在第一奈奎斯特区边缘附近发生高干扰的应用,需要具有强力滚降的滤波器。然而,正如已知的实际模拟低通滤波器,振幅从低频向下滚动到高频并具有过渡带。更多的滤波器级或阶数可以帮助改善带内信号的平坦度并呈现更窄的过渡带。然而,这些滤波器的设计是复杂的,因为它们对于增益匹配太敏感而在几个衰减量级下是实用的。此外,信号链中添加的任何元件(如电阻或放大器)都会引入带内噪声。

 

图5.具有不同阶数的理想Butterworth 滤波器过渡带。

 

对于某些特定应用,存在模拟滤波器设计复杂性和性能的折衷。例如,在使用AD7606的电力线继电保护中  ,保护通道对基本50 Hz / 60 Hz输入信号及其相关的前五个谐波的精度要求低于测量通道。一个一阶RC滤波器可用于保护通道,而二阶RC滤波器可为测量通道提供更好的带内平坦度和更积极的衰减转换。

 

3.同时采样的相位延迟和匹配误差

滤波器设计不仅仅与频率设计有关; 用户可能还需要考虑模拟滤波器的时域特性和相位响应。在一些实时应用中,相位延迟可能是至关重要的。如果相位根据输入频率而变化,则相位变化会变得更糟。滤波器中的相位变化通常根据群延迟来测量。对于非恒定群延迟,信号会及时扩散,导致脉冲响应不佳。

对于多通道同步采样应用,例如电机控制或电力线监控中的相电流测量,还应考虑相位延迟匹配误差。确保多个通道上的滤波器引起的额外相位延迟匹配误差可以忽略不计,或者在工作温度范围内的信号链误差预算范围内。

 

4.低失真和噪声的元件选择挑战

对于低谐波失真和低噪声应用,用户必须在信号链设计中选择合格的元件。模拟电子设备略微非线性,会产生谐波失真。在Walsh的文章中,他讨论了如何选择低失真放大器以及如何计算放大器噪声。虽然放大器等有源元件需要低THD + N,但也需要考虑无源元件(如普通电阻和电容)的失真和噪声。

电阻器表现出两个来源的非线性:电压系数和功率系数。根据具体应用,在高性能信号链中可能需要采用特定技术制造的电阻,如薄膜或金属电阻。如果未正确指定,输入滤波电容器也可能会增加显着的失真。如果成本预算允许,聚苯乙烯和NP0 / C0G陶瓷电容器可以作为改善THD的良好替代品。

除了放大器噪声之外,甚至电阻器和电容器也具有电子噪声,该电子噪声是由平衡时电导体内的电荷载体的热搅动产生的。RC电路中的热噪声具有简单的表达式,因为较高的R有助于滤波要求以及更多噪声。RC电路的噪声带宽为1 /(4RC)。

给出了两个公式来估算电阻器和小电容器的均方根热噪声。

 

 

kB(玻尔兹曼常数)= 1.38065×10-23m2kgs-2K-1

T是K的温度

f是砖墙滤波器的近似带宽

图6显示了EVAL-AD7960FMCZ  评估板上NP0上限与X7R上限的THD性能影响  :(a)显示10 kHz单音正弦波的频谱,C76和C77为1 nF 0603 NP0上限,而( b)使用1 nF 0603 X7R帽显示光谱。

 

图6(a)0603 1nF NP0 Cap

 

图6(b)0603 1nF X7R Cap图6.在EVAL-AD7960FMCZ评估板上,NP0与X7R电容对THD的影响。

 

考虑到以前的设计问题,可以使用ADI的模拟滤波器向导设计有源模拟滤波器它将计算电容和电阻值,以及应用所需的选择放大器。

 

数字滤波器注意事项

SAR和Σ-Δ型ADC一直在稳步实现更高的采样率和输入带宽。对奈奎斯特速率两倍的信号进行过采样,均匀地将ADC的量化噪声功率扩展到双频段。然后很容易设计数字滤波器来限制数字化信号,然后抽取到所需的最终采样率。该技术降低了带内量化误差并改善了ADC SNR。该技术通过放松滤波器滚降来降低抗混叠滤波器的压力。过采样技术降低了对滤波器的要求,但需要更高的采样率ADC和更快的数字处理。

1.利用ADC上的过采样率实际改善SNR 

利用过采样和抽取滤波器,可以从N比特ADC的理论SNR导出SNR改善:SNR = 6.02×N + 1.76dB + 10×log10 [OSR],OSR = fs /(2×BW)。注意,该公式仅适用于仅存在量化噪声的理想ADC。

 

图7.奈奎斯特转换器的过采样。

 

许多其他来源将噪声引入ADC转换代码。例如,信号源和信号链组件存在噪声,芯片热噪声,散粒噪声,电源噪声,参考电压噪声,数字馈通噪声以及采样时钟抖动引起的相位噪声。这种噪声可能在信号频带中均匀分布,并且表现为闪烁噪声。因此,ADC中实际实现的SNR改善通常低于公式中计算的值。

 

2. EVAL-AD7960FMCZ评估板上的过采样动态改进

在应用笔记AN-1279(PDF)中,显示过采样256倍的18位AD7960 ADC的测量动态范围为123 dB。该应用程序用于高性能数据采集信号链,如光谱学,磁共振成像(MRI)和气相色谱,以及振动,油/气和地震系统。

如图8所示,测量的过采样动态范围显示理论SNR改善计算的1 dB至2 dB降级。因为来自信号链组件的低频噪声限制了整体动态范围性能。

 

图8(a)没有OSR的动态范围

 

图8(b)动态范围,OSR = 256图8. OSR 256的动态范围改进。

 

3.利用SAR和Σ-Δ型ADC中的集成数字滤波器

通常,数字滤波器驻留在FPGA,DSP或处理器中。为了减少系统设计工作,ADI提供了一些带有集成后置数字滤波器的精密ADC。例如,AD7606具有一阶后置数字sinc滤波器,用于过采样。通过向上或向下拉动OS引脚可轻松配置。Σ-Δ型ADC AD7175-x不仅具有传统的sinc3滤波器,还具有sinc5 + sinc1和增强型50 Hz和60 Hz抑制滤波器。AD7124-x提供快速建立模式(sinc4 + sinc1或sinc3 + sinc1滤波器)功能。

 

4.利用多路复用采样ADC的权衡延迟

数字滤波器具有延迟的缺点,这取决于数字滤波器的阶数和主时钟速率。应该限制实时应用程序和循环响应时间的延迟。数据表中的输出数据速率是在单个通道上执行连续转换时有效转换可用的速率。当用户切换到另一个通道时,需要额外的时间来使Σ-Δ调制器和数字滤波器稳定下来。与这些转换器相关的建立时间是输出数据在通道改变后反映输入电压所需的时间。为了在通道更改后准确反映模拟输入,必须刷新数字滤波器中与先前模拟输入有关的所有数据。

对于以前的Σ-Δ型ADC,通道切换速度只是数据输出速率的一小部分。因此,在诸如多路复用数据采集系统的切换应用中,重要的是要认识到转换可用的速率比连续采样单个信道时实现的转换速率小几倍。

一些新型ADIΣ-Δ型ADC(如AD7175-x)包含经过优化的数字滤波器,可缩短通道切换时的建立时间。AD7175-x的sinc5 + sinc1滤波器针对多路复用应用,可在10 kSPS及更低的输出数据速率下实现单周期建立。

 

5.使用数字滤波器通过抽取避免混叠

正如许多文章中所讨论的,过采样频率越高,模拟滤波器设计就越容易。当采样速率高于满足奈奎斯特所需的速率时,可以使用更简单的模拟滤波器来避免任何极高频率的混叠。很难设计一个模拟滤波器来衰减所需的频带而不会失真,但很容易设计一个模拟滤波器来抑制带有过采样的高频。然后,很容易设计数字滤波器以限制转换信号,然后在不丢失所需信息的情况下抽取到所需的最终采样率。

在实现抽取之前,必须确保此重新采样不会引入新的混叠问题。确保输入信号遵循奈奎斯特定理,参考抽取后的采样率。

EVAL-AD7606 / EVAL-AD7607 / EVAL-AD7608EDZ评估板的每通道速率为200 kSPS。在下面的测试中,它配置采样频率为6.25 kSPS,过采样率为32.然后,一个3.5 kHz -6 dBFS正弦波应用于AD7606。图9显示了2.75 kHz(6.25 kHz - 3.5 kHz)的-10 dBFS别名图像。因此,如果ADC前面没有合格的抗混叠模拟滤波器,则在使用过采样时,数字滤波器可能会通过抽取导致混叠图像。应使用模拟抗混叠滤波器来消除叠加在模拟信号上的噪声峰值。

 

图9.当OSR抽取采样率<奈奎斯特频率的两倍时的别名。

 

结论

本文中讨论的挑战和考虑因素可以帮助设计人员实现实用的过滤器,以帮助实现精确采集系统的目标。模拟滤波器必须与SAR或Σ-Δ型ADC的非理想输入结构连接,而不会违反系统误差预算,而数字滤波器不应在处理器端引起错误。这不是一项容易的任务,必须在系统规范,响应时间,成本,设计工作和资源方面进行权衡。




关键词: ADC     滤波器设计     IC     半导体    

管理员
2018-07-26 08:32:29    评分
2楼

谢谢楼主分享


共2条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]