电子产品世界 » 论坛首页 » DIY与开源设计 » 电子DIY » FPGA中用verilog怎么实现变量保持

共1条 1/1 1 跳转至

FPGA中用verilog怎么实现变量保持

菜鸟
2019-01-18 11:45:57    评分

求问一下有没有语句是保持变量的的,就是当满足条件时,对变量赋值,当不满足条件时,变量数值保持,这个保持操作怎么写


实测如果什么都不写的话,变量的值会乱飘





关键词: verilog     FPGA    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]