这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 综合技术 » PCB与EMC » [经验] PCB设计生产过程中的雷区,都在这里了!

共3条 1/1 1 跳转至

[经验] PCB设计生产过程中的雷区,都在这里了!

工程师
2019-08-19 16:00:12     打赏
1)ERC报告管脚没有接入信号:b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;d.而最常见的原因,是没有建立工程文件,这是初学者最容易犯的错误。3)创建的工程文件网络表只能部分调入PCB:生成netlist时没有选择为global。2、PCB中常见错误a. 原理图中的元件使用了pcb库中没有的封装;c. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极管:sch中pin number 为e,b,c, 而pcb中为1,2,3。a. 创建pcb库时没有在原点;3)DRC报告网络被分成几个部分:如果作较复杂得设计,尽量不要使用自动布线。1)焊盘重叠:b.多层板中,在同一位置既有连接盘,又有隔离盘,板子做出表现为 ? 隔离,连接错误。a.违反常规设计,如元件面设计在Bottom层,焊接面设计在TOP层, 使人造成误解。3)字符不合理:b.字符太小,造成丝网印刷困难,太大会使字符相互重叠,难以分辨,字体一般>40mil。a.单面焊盘一般不钻孔,其孔径应设计为零,否则在产生钻孔数据时,此位置出现孔的坐标.如钻孔应特殊说明。5)用填充块画焊盘:6)电地层既设计散热盘又有信号线,正像及负像图形设计在一起,出现错误。网格线间距<0.3mm,PCB制造过程中,图形转移工序在显影后产生碎膜造成断线.提高加工难度。应至少保证0.2mm以上的间距(V-cut处0.35mm以上),否则外型加工时引起铜箔起翘及阻焊剂脱落.影响外观质量(包括多层板内层铜皮)。很多层都设计了边框,并且不重合,造成PCB厂家很难判断以哪一条线成型,标准边框应设计在机械层或BOARD层,内部挖空部位要明确。造成图形电镀时,电流分布不匀,影响镀层均匀,甚至造成翘曲。异型孔的长/宽应>2:1,宽度>1.0mm,否则数控钻床无法加工。如有可能在PCB板内至少设计2个直径>1.5mm的定位孔。a.孔径标注应尽量以公制标注,并且以0.05递增。c.是否金属化孔及特殊孔的公差(如压接孔)标注清楚。a.散热焊盘放到隔离带上,钻孔后容易出现不能连接的情况。c.隔离带设计太窄,不能准确判断网络设计埋盲孔板的意义:b.改善 PCB 性能,特别是特性阻抗的控制(导线缩短,孔径减少)d.降低原材料及成本,有利于环境保护。4、缺乏规划5、沟通不良同样重要的是,在设计过程的早期阶段就要邀请PCB板制造商加入。他们可以对您的设计提供初步的反馈,他们可根据其流程和程序让效率最大化,长远来看,这将可帮助你省下可观的时间和金钱。借着让他们知道你的设计目标,及在PCB布局的早期阶段邀请他们参与,你可以在产品投入生产之前即可避免任何潜在的问题,并缩短产品上市的时间。原型板可以让你证明你的设计是按照原来的规格在运作。原型测试可以让你在大批量生产之前验证PCB的功能和质量,及其性能。成功的原型测试需要大量的时间和经验,但一个强大的测试计划和一组明确的目标可缩短评估时间,且也可以降低生产相关错误的可能性。如果原型测试过程中发现任何问题,就需要在重新配置过的电路板之上进行第二次的测试。在设计过程的早期阶段将高危险因素纳入,你将可从测试的多次迭代中受益,及早找出任何潜在的问题,降低风险,确保计划可如期完成。更小,更快的设备让PCB设计工程师要为复杂的设计布局,这种设计将采用更小的组件来减少占用面积,且它们也将放得更加靠近。采用一些技术,例如内部PCB层上的嵌入式分立器件,或引脚间距更小的球栅数组(BGA)封装,都将有助于缩小电路板尺寸,提高性能,并保留空间,以便在遇到问题后可以重做。当与具有高引脚数和更小间距的组件搭配使用时,在设计时间选择正确的电路板布局技术是很重要的,如此即可避免在日后出现问题,及尽量降低制造成本。此外,一定要仔细研究,那些你打算使用的替代组件之取值范围和性能特点,即使是那些被标示为可直接插入的替换组件(drop-in replacement)。替换组件特性的微小变化,可能就足以搞砸整个设计的性能。




工程师
2019-08-19 16:21:07     打赏
2楼

谢谢分享


工程师
2019-08-24 22:52:03     打赏
3楼

学习一下


共3条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]