OpenVINOTM,给你看得见的未来!>>
电子产品世界 » 论坛首页 » 综合技术 » 电源与模拟 » 怎么设计电路中的上拉下拉电阻?

共5条 1/1 1 跳转至

怎么设计电路中的上拉下拉电阻?

助工
2020-06-12 20:17:47    评分
上拉电阻就是将不确定的信号通过一个电阻拉到高电平,同时此电阻也起到一个限流作用,下拉就是下拉到低电平。
比如我们的 IO 设置为开漏输出高电平或者是高阻态时,默认的电平就是不确定的,外部经一个电阻接到 VCC,也就是上拉电阻,那么相应的引脚就是高电平;经一个电阻到 GND,也就是下拉电阻,那么相应的引脚就是一个低电平。
上拉电阻应用很多,都可以起到什么作用呢?我们现在主要先了解最常用的以下 4 点:
1.  OC 门要输出高电平,必须外部加上拉电阻才能正常使用,其实 OC 门就相当于单片机 IO 的开漏输出,其原理可参照图中的开漏电路。2.  加大普通 IO 口的驱动能力。标准 51 单片机的内部 IO 口的上拉电阻,一般都是在几十 K 欧,比如 STC89C52 内部是20K 的上拉电阻,所以最大输出电流是 250uA,因此外部加个上拉电阻,可以形成和内部上拉电阻的并联结构,增大高电平时电流的输出能力。3.  在电平转换电路中,比如我们前边讲的5V 转 12V 的电路中,上拉电阻其实起到的是限流电阻的作用,可以回顾一下图 3-8。4.  单片机中未使用的引脚,比如总线引脚,引脚悬空时,容易受到电磁干扰而处于紊乱状态,虽然不会对程序造成什么影响,但通常会增加单片机的功耗,加上一个对 VCC 的上拉电阻或者一个对 GND 的下拉电阻后,可以有效的抵抗电磁干扰。那么我们在进行电路设计的时候,又该如何选择合适的上下拉电阻的阻值呢?





关键词: 怎么     设计     电路     中的     上拉          下拉     电阻    

助工
2020-06-12 20:20:44    评分
2楼

感谢楼主分享


工程师
2020-06-12 21:51:11    评分
3楼

电子值太高或太小都不合适~


助工
2020-06-12 21:56:16    评分
4楼

我很好奇,如何测试IO内部未知的上拉或下拉电阻呢? 除了看手册。。。


助工
2020-06-12 23:36:30    评分
5楼

原来如此


共5条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]