EEPW论坛

一、前言

网络通信中的PHY芯片接口种类有很多，之前接触过GMII接口的PHY芯片RTL8211EG。但GMII接口数量较多，本文使用RGMII接口的88E1512搭建网络通信系统。这类接口总线位宽小，可以降低电路成本，在实际项目中应用更广泛。

二、从GMII过度到RGMII

先看看GMII和RGMII主要的接口。

GMII：

发送gmii_tx_clkgmii_tx_d[7:0]gmii_tx_engmii_tx_er

接收gmii_rx_clkgmii_rx_d[7:0]gmii_rx_dvgmii_rx_er

RGMII：

发送tx_clktx_d[3:0]tx_ctrl

接收rx_clkrx_d[3:0]rx_ctrl

为什么接口变少了？首先数据总线从时钟单边沿采样8bit转变为了双边沿采样4bit，从88E1512Datasheet中时序图可以直观看出这一点。

RGMII中上升沿发送一字节数据的低四位，下降沿发送剩余的高四位数据。接收端时钟双边沿采样，因此125MHZ*8bit=125MHZ*4bit*2=1000Mbit/s。至于GMII中的数据有效和数据错误指示信号被ctrl信号复用：tx_ctrl在时钟tx_clk上升沿发送是tx_en，在下降沿发送是tx_en^tx_er。rx_ctrl在时钟rx_clk上升沿接收是rx_dv，在下降沿接收是rx_en^rx_er。综上，RGMII接口引脚数从25个降低到14个。

三、addclockskew

从上边的时序图分析，数据在时钟的边沿变化。因此如果不做额外处理，接收端无法稳定采样。为了解决这一问题，常见的做法是为时钟信号添加延时，使其边沿对准数据总线的稳定区间。可以在控制器端、PCB走线以及PHY芯片内部添加时钟偏移，本文使用最后一种方式实现。

在第三阶段中添加延迟。数据发送方向，FPGA侧的TX_CLK信号不需要额外处理，也就是说FPGA发送与数据边沿对齐的时钟信号。TXD和TX_CLK信号波形如图。

PHY内部会调整TX_CLK，使之能够稳定采样TXD。数据接收方向，由于RX_CLK由PHY提供，PHY芯片直接产生与数据中心对齐的时钟信号。RXD和RX_CLK信号波形如图。

可见，使PHY芯片工作在延迟模式下时，FPGA单不需要添加额外的逻辑来保证稳定采样。发送方向直接将数据驱动时钟作为TX_CLK信号发送，接收方向直接利用RX_CLK对RXD信号采样。

四、系统设计方案

本文使用ZYNQ内部的MAC控制器实现数据链路层功能。但由于其接口为GMII，需要用到GMII_to_RGMIIIPCore转换接口逻辑。上层网络协议则通过LWIP开源协议栈完成。首先配置ZYNQIP，使能ENET1并以EMIO方式引出。

系统硬件结构如图：

在较高速设计场合下，输入输出接口部分很容易出现数据采样不稳定的现象。这时候就要通过Inputdelay，outputdelay约束以及STA来分析设计是否满足稳定采样需求。input/outputdelay是指数据相对于时钟的延迟，只有设置好上述两个数值，综合工具才会往正确的方向优化并给出合理的时序报告。

FPGA与RGMII接口的PHY芯片之间的时序关系按照数据接口同步和数据采样方式属于源同步DDR采样。inputdelay约束对应接收方向，时序关系是中心对齐。outputdelay约束对应发送方向，时序关系是边沿对齐。前者由于很多时候不知道上游器件Tcko信息，会使用示波器测量有效数据窗口来计算。而后者因为是边沿对齐，通过示波器测量抖动窗口并使用skewbasedmethod计算。这部分笔者还没有亲身实践过，若有误欢迎指出。