EEPW论坛

语音芯片在0.18um以及工作频率高达300MHz的芯片设计，基本的限制因素是综合和布局布线必须分开，用有线搭载模型( WLM )进行链接。在过去的一年中，具有常规时序驱动布局布线的总体方法已被能够提供更好的时序预测性能的物理总体方法取代。可是对高級芯片设计来讲，只靠物理学综合性也没法出示详细的解决方法。如今的物理学综合性专用工具没法一次保持数千万门的设计方案。因此，必须将设计分割成一些可管理的模块。

尖端ASIC的语音芯片设计规模通常超过500万门、工作频率大于250 MHz，我们所面临的挑战是使其性能跟上CPU频率的持续提高，同时保持成本降低并适应开发进度的要求。我们的应对方法是一种称为“结构定制”的混合技术。

一般情况下，一个语音芯片的设计始于它的宏功能划分，每个宏功能由一名独立的设计人员创建。然后，下一层的设计人员将这些模块(宏功能)嵌入一个新的设计中，这一进程继续进行直至语音芯片设计完成。现在，一个典型的语音芯片大致有两层，由五十个左右单独的设计构成，所有这些都由有限的设计人员管理。

以前，即使不是全部的模块，也有许多模块是定制的。现在，强国科技在许多语音芯片的选定模块中使用，按照功能和语音长度给客户选定适合的语音芯片。这样可以造成成本不浪费，在能达到客户要求情况下做到成本最低。