最近使用了一款ADC芯片,MCU使用的是STM32f103的板子,通讯使用的是三线SPI模式,有CS#,DATA,CLK,在使用中遇到一些问题,使用中发现在CS#拉低后,DATA会被ADC拉高(ADC不是输入状态),在CLK信号来后释放,这会导致在CS#拉低后且MCU为低时出现0.7V的台阶电平。尝试了各种方法,比如上拉电阻,更改MCU输出模式,台阶仍然存在,请问该台阶电平该如何解决。
共2条
1/1 1 跳转至页
2楼
可以尝试使用一个双向晶体管,将MCU的输出与ADC的输入连接起来,当MCU的输出为低时,双向晶体管的放大器会将ADC的输入拉低,从而避免出现0.7V的台阶电平。
共2条
1/1 1 跳转至页
回复
| 有奖活动 | |
|---|---|
| 硬核工程师专属补给计划——填盲盒 | |
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音! | |
| 高校联络员开始招募啦!有惊喜!! | |
| 【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
| 送您一块开发板,2025年“我要开发板活动”又开始了! | |
我要赚赏金
