我正在做一个设计,我选用的社ALTERA的EP1C6Q240C8器件,它只有5980个逻辑单元,而我的设计共有11606个,不过其中有两个算法模块分别是4600个逻辑单元,我想把这两个模块逻辑固化到FPGA的存储块中,以此减少LE的使用。 请问我的想法可行吗?如果可行的话你能够告诉我怎样固化吗?如果不可行的话你能够告诉我有其它的方法吗?
望高手指点!
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |