共1条
1/1 1 跳转至页
赛灵思在华举办可编程论坛,力推Vitex-4平台

赛灵思(Xilinx)于11月16日和18日分别在深圳和上海举办了可编程世界(Programmable World)技术论坛,并论坛上展示了其突破性的Virtex-4 FPGA平台解决方案,并围绕DSP、连接功能、逻辑和嵌入式处理等领域举办了全天的技术会议。此外,安捷伦(Agilent)、凌特(Linear Tech)、Mentor Graphics、Ansoft、Avnet等多家公司也参与了技术会议演讲及产品展示。
赛灵思表示,客户需要更高的系统性能、更低的功耗、更低的系统成本,并希望得到帮助简化复杂设计挑战的解决方案。为此,赛灵思的Virtex-4 FPGA从两个方面着手来满足要求:一是集成了实现关键系统功能的面向性能优化的专用电路,如嵌入式处理器、DSP逻辑片、以及网MAC及串行收发器,据悉赛灵思嵌入的硬IP可提供高达500MHz的性能和11.1Gbps的串行通信能力。二是提供强大的时钟管理功能,从而使工程师能利用可编程逻辑构造发挥最大的性能。而赛灵思的Xesium时钟技术满足了客户对更多更灵活时钟的要求,每片器件可提供32个全球时钟和多达20个数字时钟管理器电路。
赛灵思介绍,Virtex-4是该公司第二个以90nm工艺技术生产的产品系列,共包括三种平台,总计17款面向不同应用领域优化的器件。这三种平台包括:Virtex-4 LX平台FPGA(针对高性能逻辑而优化)、Virtex-4 SX平台FPGA(针对高性能实时信号处理而优化)和Virtex-4 FX平台FPGA(针对包括高速串行连接和嵌入式处理的全面系统应用而优化)。
在技术会议的DSP专题中,赛灵思公司深入介绍了针对平台FPGA解决方案的高性能DSP系统设计,具体内容包括:实现3G和4G通信系统的FPGA平台无线电产品、通过在FPGA中使用新型DSP设计技术提高生产率、利用新型Virtex-4 XtremeDSP Slice获得最高的DSP性能和生产率,以及使用FPGA和DSP,促进高性能实时视频/影像应用的发展。
而连接功能专题则介绍了Virtex-4平台FPGA的新型高速串行连接功能,及解决高达11Gbps数据速率物理挑战的设计实践、工具和应用,研讨内容包括:如何使用Xilinx解决方案进行串行背板设计、应对集成FPGA/PCB系统设计挑战(Mentor Graphics)、数千兆位串行通道互连要求(1Gbps-10+Gbps)、使用Xilinx FPGA成功进行10Gbps背板设计(Ansoft/Xilinx),以及使用下一代SONET/SDH网络解决方案的技术设计实例。
嵌入式处理专题和逻辑专题则分别介绍了赛灵思及其合作伙伴的嵌入式处理解决方案和设计工具,以及可以快速、轻松地满足功能和时序要求的新工具、技术和平台FPGA特性。
关键词: 赛灵 在华 举办 可编程 论坛 力推 Vitex-
共1条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【EEPW电子工程师创研计划】技术变现通道已开启~ | |
发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
【EEPW在线】E起听工程师的声音! | |
“我踩过的那些坑”主题活动——第001期 | |
高校联络员开始招募啦!有惊喜!! | |
【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
送您一块开发板,2025年“我要开发板活动”又开始了! | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
多组DCTODC电源方案被打赏50分 | |
【我踩过的那些坑】STM32cubeMX软件的使用过程中的“坑”被打赏50分 | |
新手必看!C语言精华知识:表驱动法被打赏50分 | |
【我踩过的那些坑】杜绑线问题被打赏50分 | |
【我踩过的那些坑】STM32的硬件通讯调试过程的“坑”被打赏50分 | |
【我踩过的那些坑】晶振使用的问题被打赏100分 | |
【我踩过的那些坑】电感选型错误导致的处理器连接不上被打赏50分 | |
【我踩过的那些坑】工作那些年踩过的记忆深刻的坑被打赏10分 | |
【我踩过的那些坑】DRC使用位置错误导致的问题被打赏100分 | |
我踩过的那些坑之混合OTL功放与落地音箱被打赏50分 |