EEPW论坛

作者： Bill Schweber，《EDN》副总编辑 　　把更多的功能和更多的门电路集成在一块芯片上的能力--无论你将这块芯片称为SoC（单片系统）、ASIC（专用集成电路）还是称为一块大型集成电路--正在迅速提高。在亚微米设计和亚微米制造工艺的推动下，以及在更好的EDA工具和程序库的支持下，人们可以把数百万个子电路集成在一块硅片上。这种情况也许会有人认为，一种定制的、一块集成电路的体系结构--或许还能得到几个新奇而又规模较小的器件的支持--将应用于每一种设计。 　　但是，也有使人们怀疑这些大型集成电路的可行性的地方。最近有一篇文章谈及苹果公司的ipod，读后使我想起曾留在我的脑海深处的这种忧虑（参考文献1）。该文指出，尽管每月生产的ipod为数万台，但是苹果公司的设计人员为该设备选用的集成电路虽然很先进，然而都是标准的、中等复杂程度的集成电路。其原因据说是多种多样的：他们要考虑到大型集成电路的风险、芯片上市的时间，当然还要考虑每个器件的成本。如此说来，如果这种销量大的应用设备--在尺寸、成本和复杂性的驱使下--仍使用不起一种定制的SoC，那还会有哪一种设备用得起呢？ 　　就器件的直接成本以及涉及器件处理、印制电路板"不动产"、功耗和互连功能等的间接成本而言，采用单块集成电路在理论上应该要比采用几块较小规模的集成电路便宜。但有几个因素起着对这种优势的抵销作用--即使技术最前沿的硅晶圆片直径达到300mm、特征尺寸缩小到1μm以下时也是如此。一套掩模板的成本高达100万美元（而且这第一套掩模板可能是非卖品），高档生产设备的费用高达10亿美元。同时，尺寸较大的芯片对硅片面积的利用率也不如尺寸较小的芯片高。因此，除非产量十分巨大，否则做出第一块合格集成电路的一次性费用完全可能超过每块集成电路所节省的费用。再则，首次成功设计的风险难以量化，而且错失上市大好时机的代价也是极大的。 　　还有一个问题是，现在几乎没有一种产品会指望在足够长的时期内有这样大的销售量。也许Intel公司或AMD公司的主流微处理器、移动电话机用的处理器或价格适中的DVD播放机用的芯核功能部件会达到这种要求的批量，不过我认为这样的产品清单是有限的。就设计领域的其他产品而言，这样（少）的销售量完全不会发生，所以你面对的不是能实现更多功能和更大型集成电路这种动听迷人的陷阱，就是现实的销售量"陷阱"和技术"陷阱"。 　　幸运的是，已有几种可供人们选择的方案。可编程集成电路可能就是一种经济实惠的、设计时间短的方案。因为可编程电路是一种半标准集成电路，各制造商可对其进行部分加工，然后按你的要求最终实现之。可重新配置的集成电路也能这样做。要不然，还可以考虑把标准的中等规模的现成集成电路组合在一起。这些集成电路上市快，投资风险低，但也许会使器件数量增多，电路板费用增大。 　　说到底，这种工程挑战不仅在于要巧妙地实现设计本身，而且还要验证各种可供选择的、能满足往往是互相矛盾的设计目标和制约条件的系统体系与结构。人们也许会发现，较小的标准部件经过巧妙的组合，也许就是适合你需要的最诱人的选择方案。不妨可以试试。 　　参考文献： 　　1．Sherman, Erick, "Inside the Apple iPOD Design Triumph," Electronics Design Chain, www.designchain.com, Summer 2002. 上面是我转载的一篇文件，不知道大家在工作中对于这个题目怎样认为的？欢迎大家发表一家之言！