电源设计技术实用资料点击免费获取>>
电子产品世界 » 论坛首页 » 嵌入式开发 » MCU » 正确测试方法加快万兆位以太网SoC量产时间


共1条 1/1 1 跳转至

正确测试方法加快万兆位以太网SoC量产时间

菜鸟
2003-03-21 16:56:00    评分
随着人们对通信网络与设备的要求越来越高,万兆位以太网现已成为通信行业一个重要的发展契机,这也给自动测试设备带来了新的挑战。本文论述如何用正确的测试方法加快万兆位网络产品面市时间,并保证其批量生产测试符合经济效益。 尽管人类过去都是用语言进行沟通,但现在的计算机技术又提供了多种其它交换信息的新方法。目前电信业中语音业务部分增长缓慢,而对高速大容量数据传输的需求正日益增长,能够以较低成本提供很高带宽的技术非常有吸引力,特别是在新老电信运营商们面临激烈竞争,寻求增加利润以缓解金融市场压力的时候。 万兆位以太网技术将建立在信息包基础上的以太网传输数据从局域网无缝接入到城域和广域网。在整个传输通路上使用一种技术能带来极大方便,并大大降低成本,除此之外,万兆位以太网诱人之处还在于它采用的容错协议能够从容应付通信线路上的干扰。万兆位以太网不像SDH/SONET那样追求零失效传输,它依靠基于IP协议的纠错技术,对所使用的器件规格要求不用太严格,产生抖动更易于接受,上升与下降的时间也更加宽松。所以制造商不必使用昂贵的分立式砷化镓器件,可以转而采用低成本、高集成度的CMOS器件。CMOS工艺简单,集成度高,可降低制造成本,减少分立器件的数目,相应地也就降低了器件和系统的最终价格。 测试思路的改变 [img]http://www.eetchina.com/ARTICLES/2003FEB/B/0212A_TM_S5F1.JPG[/img] 虽然万兆位以太网沿用了有线通信接口的速度概念,但实际上各部件是以不同速度在运行。电路板上芯片与芯片互连遵循万兆位连接单元接口(XAUI)标准在四条通道上运行,每个速度均为3.125Gbps;背板运行速度相同,近期内可望达到5Gbps和10Gbps。向高集成度方向发展意味着不久前一直是独立部件的并串转换器(SerDes)将被集成到网络处理器中,后者里面现已包括复杂逻辑和嵌入式存储器。 除了测试实际速度存在困难之外,这些数字ASIC和NPU内部混合了复杂逻辑、嵌入式存储器和存储器接口,集成度很高,使得对引线数一般都要超过800个的此类器件进行测试存在一些物理上的困难。由于把CMOS技术推向极限(工作于3Gbps以上)有一定风险,另外也难以把多个SerDes集成到一个电路上,所以ATE系统必须要能进行参数测量,检查接口工作是否正常,并对电路的逻辑内核进行测试。 作为一个重要的新兴技术,新老设备供应商都急切想进入万兆位以太网市场。因接口标准已有明确定义,故集成度和工艺能力成为区别不同供应商的主要标志。虽然竞争激烈,但还没有明显的市场巨头,所以这时候面市时间非常关键,给研发带来了压力。也就是说生产出高质量的首批样品必须快,向大批量生产转换必须平稳,另外应有足够把握进行批量生产,这也意味着ATE方法能够容易地对测试结果、设备性能和批量生产之间的关系进行协调。当然产品的价格应有竞争力,这也给测试成本带来压力,表明测试还应保证量产的产量,并能适应新技术变化以保护ATE设备投资。 BER测试新任务 如前所述,测试万兆位以太网设备并不仅仅指测试在10Gbps速度下工作的设备,而是要在不同数据速率下测试多种元件。利用现有技术和ATE系统,现已有了测试设备功能和结构解决方案,但主要困难在于10Gbps和XAUI接口参数测试。应用新技术可能的风险会使人联想到负载板测试策略,然而快速达到量产需要可靠﹑稳定﹑灵活和可升级的固定测量方案。在ATE系统中置入适当的外部仪器即可以应用试验台测试技术而不会牺牲生产环境所要求的完整性。 既然这些设备本来就是数字设备,主要要求在规定速度下进行功能测试,一种显而易见的解决方案就是加入高速误码率(BER)测试增加现有ATE性能。ATE信道通常将结果与所期望的图形相比较,误码率测试仪(BERT)则是把标准ATE的功能朝这个方面扩展到10Gbps。 虽然参数测试偏离了数字ATE更加通常的通过/失效和建立保留测试,但万兆位以太网设备需要测试嵌入式PLL﹑时钟数据恢复单元(CDR)和通信接口的不同失效机理,这里BERT有很多有用地方可以加入到ATE环境,如它能判定AC特性和抖动容差。特别是CMOS接近其极限时,把这类特性与工艺变量如温度联系起来,结果能够提供重要的反馈信息以帮助提高产量。尽管应用BERT需要十分小心以保证有足够的产量,但它具有在时域直接给出结果的明显优势,确保设备不会因重新计算或从频域转换而得到错误的结果。 嵌入式BERT也能协调测试设备结果之间的关系,多数时候通过采用相同的测试技术而得到。虽然万兆位以太网大部分初期测试也包括数字通信分析仪,但BERT是每个测试设备的关键部分,人们对BER测试的普遍感觉是速度较慢,这也就是量产经常会被认为有问题的原因。然而如果考虑到能对结果进行协调以及每个比特都具有价值(无需其它方法所要求的设置时间),优化测试方法是完全可能的,而且结果具有可追溯性,能够帮助提高产量。 速度与精度兼顾 [img]http://www.eetchina.com/ARTICLES/2003FEB/B/0212A_TM_S5F2.JPG[/img] 虽然系统硬性指标决定了它是否适合于万兆位以太网测试,但系统在制造环境中应用方式不同会得到不同的结果。测试设备结果和ATE环境下BERT之间易于协调使得可用某个近似值减少测试时间,同时并不影响结果的质量。 例如采用很长序列来测量抖动,这对调整开发设计是必须的,但在生产中却不用在万兆位以太网标准(1×10-12)规定的误码率下测量,而是在更低BER(如1×10-3或1×10-6)下进行,即可推算出技术指标。这样可使测试时间呈指数倍下降,如图1所示,得到的BER浴盆曲线表示总抖动,第一个导数表示边缘转换概率,可用于判断确定的或任意的抖动。 BERT还能用于测量高速串联链路的AC特性参数,同样,智能化应用可缩短测试时间。为了对开发中的设计进行细微调整,BERT或者使用伪随机二进制序列(PRBS)或者用多个不同水平和探测位置最坏情况下的图形进行眼图测量,得到欠调与过调﹑振铃﹑上升时间和下降时间。在生产中可减少测试点数量进行单误码率测量以得到快速眼图测试结果(图3),这样能够确保眼图的高度和宽度是独立的,在大幅降低测试时间情况下得到行或不行的结果。 并行测试方法 为了在实际中应用这种方法,安捷伦在其93000 SoC系列测试仪上集成了一个并行BERT(ParBERT)。这样使本地差分信道运行速度上升到3.3Gbps,或者达到10.8Gbps,可满足高速多通道XAUI互连以及万兆位线路接口的测试要求。ParBERT并行测试结构反映了93000 SoC系列测试仪每个引出端测试处理器结构,允许同时测量多个信道,从而进一步缩短每个端口的测试时间(图3)。 通过融入内部开发技术并将ParBERT纳入ATE系统,使得其功能已延伸为测试仪的一个全集成硬件和软件组成部分,在测试端上有高速连接的ParBERT可补充系统混合与匹配信道的其它功能,满足每个引脚测试要求。系统标准信道测试存储器、存储器接口、逻辑和2.5Gbps高速链路,保证连续时钟以解决延迟和再同步问题,这正是在生产中进行功能和参数测量所需要的,可在复杂的万兆位以太网设备上得到所必需的精度。 生产中的测试 [img]http://www.eetchina.com/ARTICLES/2003FEB/B/0212A_TM_S5F3.JPG[/img] 同样系统的可升级性也可以协调研发出的新设备与进入市场产品之间的相互关系,可在向批量生产转换中发挥作用,生产中测试成本已是一个非常重要的考虑因素。对批量生产而言,测试方法很大程度上取决于最终客户的需求、设计成熟度和所需要的数量,批量生产对ATE的价格在每引脚1,500美元到3,500美元之间是可以接受的,但高速接口测试的价格却要呈几何倍增加。一些制造商在研究降低这些成本的可能性,如以比额定速度低的速度进行功能测试,或者是把PRBS发生器设计到设备中再利用回送法继续在额定速度下的测试(无论有无加入抖动)。另外一些制造商计划大批量采用BERT作为保证质量的唯一客观途径,继续与最终客户通常在其系统测试中应用的功能测试保持一致。 任何技术在应用早期其明确的发展趋势都没有出现,对于开发万兆位以太网CMOS技术来说把BERT置入ATE系统的方法似乎目前最能满足加快推向市场的要求,同时也是符合批量生产成本效益的测试方式。 作者:Markus Knoch 应用顾问 安捷伦科技



关键词: 正确     测试     方法     加快     万兆位     兆位     以太网     量产    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]