共2条
1/1 1 跳转至页
149,CCI1B 版主,149的CCI1B在哪里?
问
我用Timer_A的CCR1捕获主方波上升沿测频率。
1.信号输入到149的P2.3,设置如下,程序不中断。
P2DIR &= ~BIT3;
P2SEL |= BIT3;
CCTL1 = CCIE + CAP + CCIS_1 + CM_2; // 捕获, CCI1B, 上升沿,
2.改信号输入到P1.2,设置如下,程序可中断,测量结果准确
P1DIR &= ~BIT2;
P1SEL = BIT2;
CCTL1 = CCIE + CAP + CCIS_0 + CM_2; // 捕获, CCI1A, 上升沿,
问题是:
所有的中文书上(我有4本MSP430的中文书)都说:
P2.3/CA0/TA1 23 I/O 通用数字I/O引脚/Timer_A,捕获:CCI1B输入 比较:OUT1输出
可TI的资料(MSP430x!4x P7)上说:
P2.3/CA0/TA1 23 I/O General-purpose digital I/O pin/Timer_A, compare: Out1 output/Comparator_A input
老外压根就没提CCI1B这回事,为什么脚名中同样都有一个TA1。
从软件调试过程中也映证了CCI1B不在P2.3上,那么149的CCI1B到底从哪输入。 答 1: 现有的中文书上对“P2.3/CA0/TA1 23 I/O 通用数字I/O引脚/Timer_A,捕获:CCI1B输入 比较:OUT1输出”的描述有误。正确的是应该如下
“P2.3/CA0/TA1 23 I/O 通用数字I/O引脚/Timer_A,捕获: 比较:OUT1输出。” www.lierda.com 网站已经做了更改。 答 2: 在TI的Datasheet(P42)上看到图上指示P2.3确有CCI1B可用,前后都没有具体说明,不知道如果配置。
1.信号输入到149的P2.3,设置如下,程序不中断。
P2DIR &= ~BIT3;
P2SEL |= BIT3;
CCTL1 = CCIE + CAP + CCIS_1 + CM_2; // 捕获, CCI1B, 上升沿,
2.改信号输入到P1.2,设置如下,程序可中断,测量结果准确
P1DIR &= ~BIT2;
P1SEL = BIT2;
CCTL1 = CCIE + CAP + CCIS_0 + CM_2; // 捕获, CCI1A, 上升沿,
问题是:
所有的中文书上(我有4本MSP430的中文书)都说:
P2.3/CA0/TA1 23 I/O 通用数字I/O引脚/Timer_A,捕获:CCI1B输入 比较:OUT1输出
可TI的资料(MSP430x!4x P7)上说:
P2.3/CA0/TA1 23 I/O General-purpose digital I/O pin/Timer_A, compare: Out1 output/Comparator_A input
老外压根就没提CCI1B这回事,为什么脚名中同样都有一个TA1。
从软件调试过程中也映证了CCI1B不在P2.3上,那么149的CCI1B到底从哪输入。 答 1: 现有的中文书上对“P2.3/CA0/TA1 23 I/O 通用数字I/O引脚/Timer_A,捕获:CCI1B输入 比较:OUT1输出”的描述有误。正确的是应该如下
“P2.3/CA0/TA1 23 I/O 通用数字I/O引脚/Timer_A,捕获: 比较:OUT1输出。” www.lierda.com 网站已经做了更改。 答 2: 在TI的Datasheet(P42)上看到图上指示P2.3确有CCI1B可用,前后都没有具体说明,不知道如果配置。
共2条
1/1 1 跳转至页
回复
| 有奖活动 | |
|---|---|
| 硬核工程师专属补给计划——填盲盒 | |
| “我踩过的那些坑”主题活动——第002期 | |
| 【EEPW电子工程师创研计划】技术变现通道已开启~ | |
| 发原创文章 【每月瓜分千元赏金 凭实力攒钱买好礼~】 | |
| 【EEPW在线】E起听工程师的声音! | |
| 高校联络员开始招募啦!有惊喜!! | |
| 【工程师专属福利】每天30秒,积分轻松拿!EEPW宠粉打卡计划启动! | |
| 送您一块开发板,2025年“我要开发板活动”又开始了! | |
我要赚赏金
