Xilinx

版主：暂无版主

[置顶] 【有奖活动】EEPW网站征稿正在进行时，欢迎踊跃投稿啦 wenliang37\|浏览：70263\|回复：14\| 丙丁先生1 6天前
[置顶] 打赏了！打赏了！打赏了！ lantu\|浏览：105868\|回复：43\| jwdxu2009 2025-01-17 09:55:28
[置顶] 【活动延期至2025年6月30日】参与“我想要一部加热台”活动，不花钱赢取开发好工具！咔嚓猫爱刺鱼\|浏览：93274\|回复：42\| MOLUN 2025-01-16 17:54:58
[置顶] 请大声喊出：我要开发板！ wenliang37\|浏览：80059\|回复：39\| jwdxu2009 2025-01-04 09:21:57
[置顶] 【论坛规则】咔嚓猫爱刺鱼\|浏览：113085\|回复：5\| jwdxu2009 2024-12-25 09:56:19
[置顶] 我要给自己挣一部逻辑分析仪咔嚓猫爱刺鱼\|浏览：52854\|回复：19\| zxw1126 2024-11-17 14:01:11
[置顶] EEPW会员技术专刊《电子设计与芯片应用》纸质版免费索阅在这里 lantu\|浏览：116716\|回复：20\| 严磊 2024-08-13 22:03:37
ise综合问题 zhrscut\|浏览：2614\|回复：2\| HXW718059156 2012-08-31 21:42:54
取得优先权 - 将您的设计尺寸缩小 50% Rancho\|浏览：2214\|回复：3\| dai189 2012-08-23 14:36:37
FIR compiler 是否可以产生多频率滤波器 lindajillduan\|浏览：2806\|回复：2\| lindajillduan 2012-08-23 09:44:41
关于verilog中的#的疑问 502593045\|浏览：3312\|回复：6\| HXW718059156 2012-08-16 17:30:12
ISE约束手册（分享） Jason_Zhang\|浏览：3810\|回复：7\| 碧水2012 2012-08-15 11:44:36
关于数字解调的一些问题，求助 fenglema\|浏览：4\|回复：0\| fenglema 2012-07-31 10:54:15
Xilinx ISE Design Suite10.x FPGA开发指南:逻辑设计篇 gxb2525775\|浏览：2233\|回复：0\| gxb2525775 2012-07-30 22:34:05
基于V5的PCI-E数据采集疑问，求解答 zengmouzm\|浏览：3972\|回复：7\| 少将师长 2012-07-19 11:21:53
Atlys Spartan-6 FPGA 开发板原理图（原厂光盘资料）4 terryno\|浏览：2972\|回复：2\| 少将师长 2012-07-19 11:11:25
关于xilinx pci 32bit总线的IP核 heiyux\|浏览：3550\|回复：2\| andylcy 2012-07-18 10:58:45
采用分区技术的增量设计重用（中文版） Rancho\|浏览：2394\|回复：3\| andylcy 2012-07-18 10:37:48
FPGA设计经验总结 jianxiawz\|浏览：2278\|回复：2\| 林枫 2012-07-17 23:12:08
基于FPGA的自动驾驶仪 woaishuishou\|浏览：2447\|回复：3\| winthony 2012-07-11 12:55:32
大神求解！时序性能问题 lidonglei1\|浏览：2593\|回复：5\| antonine 2012-07-09 18:12:44
verilog HDL语法警告 502593045\|浏览：3479\|回复：1\| 502593045 2012-06-29 21:13:16
关于ISE顶层模块调用子模块时钟问题 haoxin2010\|浏览：6792\|回复：0\| haoxin2010 2012-06-27 22:13:54
高速 XC9500XL 设计计划 Rancho\|浏览：1944\|回复：2\| 指数名家专栏 2012-06-19 11:48:59
利用 2.1i 版软件约束 Virtex 设计 Rancho\|浏览：2340\|回复：0\| Rancho 2012-06-19 11:28:54
一个设计高速度XC9500XV的规划 Rancho\|浏览：2476\|回复：0\| Rancho 2012-06-19 11:28:07
利用 CoolRunner-II CPLD 进行高速设计 Rancho\|浏览：2241\|回复：0\| Rancho 2012-06-19 11:25:22
一个3/4/5/6X路对200 Mb / s到1000 Mb / s串行接口的单频正弦信号电路 Rancho\|浏览：1852\|回复：0\| Rancho 2012-06-19 11:24:35
高级 ChipSync 应用 Rancho\|浏览：2099\|回复：0\| Rancho 2012-06-19 11:21:56
利用数控阻抗:信号完整性和功耗的考虑 Rancho\|浏览：1865\|回复：0\| Rancho 2012-06-19 11:13:21
加速系统设计需要高密度的连接与有针对性的参考设计 Rancho\|浏览：1943\|回复：0\| Rancho 2012-06-19 11:06:42
使用 2.1i 版 Xilinx 设计管理器和流程引擎 (DMFE) Rancho\|浏览：1956\|回复：0\| Rancho 2012-06-19 10:51:05
2.1i 版 FPGA 编辑器 Rancho\|浏览：2101\|回复：0\| Rancho 2012-06-19 10:50:20
2.1i 版布局规划器支持 Virtex FPGA Rancho\|浏览：2219\|回复：0\| Rancho 2012-06-19 10:49:26
利用 6.2i 布局规划器创建 RPM Rancho\|浏览：1842\|回复：0\| Rancho 2012-06-19 10:48:39
PACE 实现前的管脚布局创建 Rancho\|浏览：1669\|回复：0\| Rancho 2012-06-19 10:47:53
利用 Virtex-4 EasyPath FPGA 的“在系统 ECO”功能 Rancho\|浏览：2276\|回复：0\| Rancho 2012-06-19 10:47:03
反思自己的数百万的门级fpga的验证策略 Rancho\|浏览：1757\|回复：0\| Rancho 2012-06-19 10:24:59
与 Synplicity 和 Exemplar 的交叉探测 Rancho\|浏览：2117\|回复：0\| Rancho 2012-06-19 10:22:56
Design Tips for HDL Implementation of Arithmetic Functions Rancho\|浏览：1463\|回复：0\| Rancho 2012-06-19 10:21:52
维护可重复的结果 Rancho\|浏览：2097\|回复：0\| Rancho 2012-06-19 10:18:48
Spartan-6 fpga定位并重新定位使用指南 Rancho\|浏览：1997\|回复：0\| Rancho 2012-06-19 10:17:40
得到智能重置组合:考虑的是当地,而不是全球性的 Rancho\|浏览：1508\|回复：0\| Rancho 2012-06-19 10:15:11
利用 SRL16E 节省成本 Rancho\|浏览：1656\|回复：0\| Rancho 2012-06-19 10:13:15
无需板仿真即可估计实际的输出时序 Rancho\|浏览：1551\|回复：0\| Rancho 2012-06-19 10:12:14
数字锁相环 (DPLL) 参考设计 Rancho\|浏览：2584\|回复：0\| Rancho 2012-06-19 10:07:04
解决数兆兆位及更高的网络挑战 Rancho\|浏览：1748\|回复：0\| Rancho 2012-06-19 10:03:09

全部| 精华| 求助| 资料| 经验| 方案

共1533条 16/39 |‹ ‹ 14 15 16 17 18 19 › ›| 跳转至页

发新帖

每日签到

话题
软件智能
硬件优化
ZingBoard开发手记
ZedBoard开发手记
ZYNQ开发板申请
Zynq

热门分类
STM32	MCU
通讯及无线技术	物联网技术
电子DIY	板卡试用
基础知识	软件与操作系统
我爱生活	小e食堂